特表 2024-543550 多結晶シリコンカーバイド基板と単結晶シリコンカーバイドの活性層とを備える半導体構造の製造のためのプロセス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-11-21

(54)【発明の名称】多結晶シリコンカーバイド基板と単結晶シリコンカーバイドの活性層とを備える半導体構造の製造のためのプロセス

(51)【国際特許分類】

   H01L 21/02 20060101AFI20241114BHJP

【ＦＩ】

H01L21/02 B

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024531244

(86)(22)【出願日】2022-12-13

(85)【翻訳文提出日】2024-07-11

(86)【国際出願番号】 FR2022052331

(87)【国際公開番号】W WO2023111446

(87)【国際公開日】2023-06-22

(31)【優先権主張番号】2113508

(32)【優先日】2021-12-14

(33)【優先権主張国・地域又は機関】FR

(81)【指定国・地域】

(71)【出願人】

【識別番号】598054968

【氏名又は名称】ソイテック

【氏名又は名称原語表記】Ｓｏｉｔｅｃ

【住所又は居所原語表記】Ｐａｒｃ Ｔｅｃｈｎｏｌｏｇｉｑｕｅ ｄｅｓ ｆｏｎｔａｉｎｅｓ ｃｈｅｍｉｎ Ｄｅｓ Ｆｒａｎｑｕｅｓ ３８１９０ Ｂｅｒｎｉｎ， Ｆｒａｎｃｅ

(74)【代理人】

【識別番号】100107456

【弁理士】

【氏名又は名称】池田 成人

(74)【代理人】

【識別番号】100162352

【弁理士】

【氏名又は名称】酒巻 順一郎

(74)【代理人】

【識別番号】100123995

【弁理士】

【氏名又は名称】野田 雅一

(72)【発明者】

【氏名】ビアード， ヒューゴ

(72)【発明者】

【氏名】ギオ， エリック

(57)【要約】

本発明は、多結晶シリコンカーバイド（ＳｉＣ）の支持基板（１）と単結晶シリコンカーバイドの活性層（２）とを備える半導体構造の製造のためのプロセスであって、
主にポリタイプ３Ｃの多結晶ＳｉＣの第１の層（１１）と主にポリタイプ４Ｈおよび／または６Ｈの多結晶ＳｉＣの第２の層（１２）とのスタックを備える支持基板の形成と、
支持基板のポリタイプ４Ｈおよび／または６Ｈの面への、ポリタイプ４Ｈまたは６Ｈの単結晶ＳｉＣの活性層（２）を備えるドナー基板（２０）の接合と、
支持基板上への活性層（２）の転写と
を含む、プロセスに関する。
【選択図】 図１

【特許請求の範囲】

【請求項1】

多結晶シリコンカーバイド（ＳｉＣ）の支持基板（１）と単結晶シリコンカーバイドの活性層（２）とを備える半導体構造の製造のためのプロセスであって、
主にポリタイプ３Ｃの多結晶ＳｉＣの第１の層（１１）と主にポリタイプ４Ｈおよび／または６Ｈの多結晶ＳｉＣの第２の層（１２）とのスタックを備える支持基板の形成と、
前記支持基板のポリタイプ４Ｈおよび／または６Ｈの面への、ポリタイプ４Ｈまたは６Ｈの単結晶ＳｉＣの活性層（２）を備えるドナー基板（２０）の接合と、
前記支持基板上への前記活性層（２）の転写と
を含む、プロセス。

【請求項2】

前記支持基板の前記形成が、シード基板（１０）上での前記第１の層（１１）の成長と、次いで、前記第１の層（１１）上での前記第２の層（１２）の成長とを含む、請求項１に記載のプロセス。

【請求項3】

前記支持基板の前記形成が、シード基板（１０）上での前記第２の層（１２）の成長と、前記第２の層（１２）上での前記第１の層（１１）の成長と、前記ドナー基板の前記接合のために前記第２の層（１２）の面を露出させるための前記シード基板（１０）の除去とを順番に含む、請求項１に記載のプロセス。

【請求項4】

前記シード基板（１０）が、主にポリタイプ４Ｈおよび／または６Ｈの単結晶または多結晶ＳｉＣ基板である、請求項３に記載のプロセス。

【請求項5】

前記第１の層（１１）が１から２０μｍの間の厚さにわたって成長し、前記第２の層（１２）が８０から３５０μｍの間の厚さにわたって成長する、請求項２～４のいずれか一項に記載のプロセス。

【請求項6】

前記第１の層（１１）が８０から２００μｍの間の厚さにわたって成長し、前記第２の層（１２）が１５０から２７０μｍの間の厚さにわたって成長する、請求項２～４のいずれか一項に記載のプロセス。

【請求項7】

前記第１の層および前記第２の層の前記成長が化学気相堆積（ＣＶＤ）によって行われる、請求項２～６のいずれか一項に記載のプロセス。

【請求項8】

前記第１の層（１１）の前記成長が、１１００から１５００℃の間、好ましくは１２００から１４００℃の間の温度で行われる、請求項２～７のいずれか一項に記載のプロセス。

【請求項9】

前記第２の層（１２）の前記成長が、１５００から２６００℃の間、好ましくは１７００から１９００℃の間または１８００から２４００℃の間、実にさらに２０００から２２５０℃の間の温度で行われる、請求項２～８のいずれか一項に記載のプロセス。

【請求項10】

前記第１の層および前記第２の層の前記成長中にドーパントの導入をさらに含む、請求項２～９のいずれか一項に記載のプロセス。

【請求項11】

前記ドナー基板（２０）が、前記支持基板のポリタイプ４Ｈおよび／または６Ｈの前記面に直接接合される、請求項１～１０のいずれか一項に記載のプロセス。

【請求項12】

前記ドナー基板（２０）が、接合層（３）を介して前記支持基板のポリタイプ４Ｈおよび／または６Ｈの前記面に接合される、請求項１～１０のいずれか一項に記載のプロセス。

【請求項13】

前記接合層（３）が、ケイ素またはタングステンを含む、請求項１２に記載のプロセス。

【請求項14】

前記接合の前の、前記活性層（２）を画定する弱化ゾーン（２１）を形成するための前記ドナー基板（２０）への原子種の注入の段階と、前記接合の後の、前記支持基板上に前記活性層（２）を転写するための前記弱化ゾーン（２１）に沿った前記ドナー基板（２０）の分離の段階とをさらに含む、請求項１～１３のいずれか一項に記載のプロセス。

【請求項15】

前記支持基板上への前記活性層の前記転写の後の、前記第１の層（１１）の除去をさらに含む、請求項５と組み合わせた請求項１～１４のいずれか一項に記載のプロセス。

【請求項16】

背面から前面に、
主にポリタイプ３Ｃの多結晶ＳｉＣの第１の層（１１）と、
主にポリタイプ４Ｈおよび／または６Ｈの多結晶ＳｉＣの第２の層（１２）と、
ポリタイプ４Ｈまたは６Ｈの単結晶ＳｉＣの活性層（２）と
を順番に備える、半導体構造。

【請求項17】

前記第１の層（１１）が８０から３５０μｍの間の厚さを示し、
前記第２の層（１２）が１から２０μｍの間の厚さを示す、
請求項１６に記載の構造。

【請求項18】

前記第１の層（１１）が８０から２００μｍの間の厚さを示し、
前記第２の層（１２）が１５０から２７０μｍの間の厚さを示す、
請求項１６に記載の構造。

【請求項19】

請求項１６～１８のいずれか一項に記載の構造と、前記活性層（２）の中または上に配置された、トランジスタ、ダイオード、電子電力部品および／または電子無線周波数部品など、少なくとも１つの電子部品とを備える、特に電力用途または無線周波数用途のための電子デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、多結晶シリコンカーバイドの支持基板と単結晶シリコンカーバイドの活性層とを備える半導体構造の製造のためのプロセス、ならびにまた、そのような構造、および特に電力用途または無線周波数用途のための、そのような構造を備える電子デバイスに関する。

【背景技術】

【0002】

（先行技術）
シリコンカーバイド（ＳｉＣ）は、マイクロエレクトロニクスにおいて、特に電力用途を意図した電子デバイスのための基板の製造において、好適な材料である。

【0003】

これらのマイクロ電子デバイスは、単結晶ＳｉＣの活性層を備え、活性層の中または上に、トランジスタ、および必要な機能を果たすのに適した他の電子部品が形成される。

【0004】

活性層は、良好な導電率を示すために、ドープされた多結晶ＳｉＣの支持基板上に配置される。これは、これらのデバイスでは、活性層のトランジスタおよび他の電気部品に印加された電流が、活性層とは反対側の面である背面の方向に、基板を通過するためである。

【0005】

活性層と支持基板とを備える半導体構造の形成は、Ｓｍａｒｔ Ｃｕｔ（商標）プロセスによって行うことができる。このプロセスによれば、活性層を画定する弱化ゾーンが、単結晶ＳｉＣのドナー基板への原子種の注入によって形成され、ドナー基板は、多結晶ＳｉＣの支持基板に接合され、次いで、ドナー基板は、活性層を支持基板上に転写するように弱化ゾーンに沿って分離される。分離は、機械的作用、熱処理または任意の他の適切な手段によって開始することができ、前記手段を任意に組み合わせることが可能である。

【0006】

ＳｉＣは、いくつかのポリタイプ、すなわち、異なる結晶構造を示す。マイクロエレクトロニクスの分野において使用される主なポリタイプは、立方晶構造のポリタイプ３Ｃと、六方晶構造のポリタイプ４Ｈおよび６Ｈとである。これらのポリタイプは、特に、それらの単位セルパラメータ、それらの電子バンド図およびそれらの熱膨張係数が異なる。

【0007】

一般に、多結晶ＳｉＣ基板は３Ｃ形態で商業的に入手可能である。これは、このポリタイプが、一般にグラファイトで作られたシード基板上で、比較的低温、すなわち、典型的には１４００℃以下で、化学気相堆積によって得ることができ、その結果、製造プロセスがエネルギー的に比較的経済的であるためである。

【0008】

一方、単結晶ＳｉＣ基板は、４Ｈまたは６Ｈタイプの、六方晶構造を有する、当業界で使用される寸法、すなわち典型的には直径１５０～２００ｍｍ程度のものが、商業的に入手可能である。

【0009】

その結果、４Ｈタイプの多結晶ＳｉＣの活性層と多結晶ＳｉＣの支持基板との組立ては、２つのタイプの不連続性、すなわち、結晶品質に関する不連続性（単結晶／多結晶）と結晶構造に関する不連続性（六方晶／立方晶）とを示す界面の形成を含む。

【0010】

これらの２つの不連続性は、構造の性能品質に影響を及ぼすいくつかの問題を引き起こす可能性がある。

【0011】

一方では、高いサーマルバジェットを構造が受ける場合に、熱膨張係数の差が構造の変形を引き起こす可能性がある。

【0012】

そのようなサーマルバジェットは、接合界面を強化することを意図したアニーリングの際に構造に適用することができる。これは、既知のプロセスが、支持基板へのドナー基板の直接接合を可能にせず、例えばドープシリコンから作られる接合層の使用を必要とするためである。次いで、接合の後に、しばしば、１７００℃程度の温度で安定化アニーリングが行われる。

【0013】

典型的には１５００から２０００℃の間の高いサーマルバジェットも、電子デバイスの製造の後続のフェーズ中に、例えば、電子デバイスの他の部分を形成するために活性層上でエピタキシーが行われるときに、またはドーパントの活性化のための熱処理中に、適用することができる。

【0014】

熱膨張係数の差による変形は、構造の平坦性を損なう可能性があり、これは、電子デバイスの製造の後続の段階の実施を害し、接合の機械的強度を低下させる。

【0015】

一方、接合界面の両側での結晶粒のアラインメントを可能にしない、結晶品質の差は、界面における導電率の損失を引き起こす可能性がある。

【発明の概要】

【0016】

（発明の簡単な説明）
本発明の１つの目的は、多結晶ＳｉＣの支持基板上の単結晶ＳｉＣの活性層を備える半導体構造の製造のためのプロセスを設計することであり、これは、活性層と支持基板との間の界面における結晶品質およびポリタイプの差に関連する欠点を最小限に抑えることを可能にする。

【0017】

この目的のために、本発明は、多結晶シリコンカーバイド（ＳｉＣ）の支持基板と単結晶シリコンカーバイドの活性層とを備える半導体構造の製造のためのプロセスであって、
主にポリタイプ３Ｃの多結晶ＳｉＣの第１の層と主にポリタイプ４Ｈおよび／または６Ｈの多結晶ＳｉＣの第２の層とのスタックを備える支持基板の形成と、
支持基板のポリタイプ４Ｈおよび／または６Ｈの面への、ポリタイプ４Ｈまたは６Ｈの単結晶ＳｉＣの活性層を備えるドナー基板の接合と、
支持基板上への活性層の転写と
を含む、プロセスを提供する。

【0018】

したがって、最終構造では、（活性層と支持基板との間の接合界面に残る）異なる結晶品質の層間の界面と、（接合界面から距離を置いて支持基板に埋め込まれている）異なるポリタイプの層間の界面とは、分割されている。

【0019】

本テキストでは、「主にポリタイプ３Ｃの」という用語は、第１の層中の３Ｃ構造の粒の体積割合が、６０％以上、好ましくは７０％以上、実にさらには８０％以上であることを意味する。同様に、「主にポリタイプ４Ｈおよび／または６Ｈの」という表現は、第２の層中の４Ｈおよび／または６Ｈ構造の粒の体積割合が６０％以上、好ましくは７０％以上、より好ましくは８０％以上であることを意味する。

【0020】

本テキストでは、「第１の」および「第２の」という用語は、支持基板の異なるポリタイプの多結晶ＳｉＣの２つの層を示し、前記層の形成の特定の順序をもたらすものではない。

【0021】

したがって、いくつかの実施形態では、第１の層がシード基板上で成長し、次いで第２の層が第１の層上で成長し、その結果、支持基板は、ドナー基板の接合のための主にポリタイプ４Ｈおよび／または６Ｈの自由表面を直接示す。

【0022】

他の実施形態では、第２の層がシード基板上で成長し、次いで第１の層が第２の層上で成長する。この場合、支持基板の主にポリタイプ４Ｈおよび／または６Ｈの面へのドナー基板の接合を可能にするために、シード基板は、シード基板の側に位置する第２の層の面を解放するために除去される。

【0023】

技術的に関連する場合に任意選択的に組み合わせた、他の好適であるが任意選択的な特徴によれば、
支持基板の形成は、シード基板上での第１の層の成長と、次いで、第１の層上での第２の層の成長とを含み、
支持基板の形成は、シード基板上での第２の層の成長と、第２の層上での第１の層の成長と、ドナー基板の接合のために第２の層の面を露出させるためのシード基板の除去とを順番に含み、
シード基板は、主にポリタイプ４Ｈおよび／または６Ｈの単結晶または多結晶ＳｉＣ基板であり、
第１の層は１から２０μｍの間の厚さにわたって成長し、第２の層は８０から３５０μｍの間の厚さにわたって成長し、
第１の層は８０から２００μｍの間の厚さにわたって成長し、第２の層は１５０から２７０μｍの間の厚さにわたって成長し、
第１の層および第２の層の成長は化学気相堆積（ＣＶＤ）によって行われ、
第１の層の成長は、１１００から１５００℃の間、好ましくは１２００から１４００℃の間の温度で行われ、
第２の層の成長は、１５００から２６００℃の間、好ましくは１７００から１９００℃の間または１８００から２４００℃の間、実にさらに２０００から２２５０℃の間の温度で行われ、
プロセスは、第１の層および第２の層の成長中にドーパントの導入をさらに含み、
ドナー基板は、支持基板のポリタイプ４Ｈおよび／または６Ｈの面に直接接合され、
ドナー基板は、接合層を介して支持基板のポリタイプ４Ｈおよび／または６Ｈの面に接合され、
接合層は、ケイ素またはタングステンを含み、
プロセスは、接合の前の、活性層を画定する弱化ゾーンを形成するためのドナー基板への原子種の注入の段階と、接合の後の、支持基板上に活性層を転写するための弱化ゾーンに沿ったドナー基板の分離の段階とをさらに含み、
第１の層が１から２０μｍの間の厚さにわたって成長する場合、第１の層は、活性層の支持基板上への転写後に除去される。

【0024】

本発明の別の主題は、背面から前面に、
主にポリタイプ３Ｃの多結晶ＳｉＣの第１の層と、
主にポリタイプ４Ｈおよび／または６Ｈの多結晶ＳｉＣの第２の層と、
ポリタイプ４Ｈまたは６Ｈの単結晶ＳｉＣの活性層と
を順番に備える、半導体構造に関する。

【0025】

本テキストでは、「順番に」という用語は、層の空間的順序を指定するが、必ずしも前記層の間の直接接触をもたらすとは限らない。

【0026】

いくつかの実施形態では、第１の層は８０から３５０μｍの間の厚さを示し、第２の層は１から２０μｍの間の厚さを示す。

【0027】

他の実施形態では、第１の層は８０から２００μｍの間の厚さを示し、第２の層は１５０から２７０μｍの間の厚さを示す。

【0028】

本発明の別の主題は、上記で説明された構造と、活性層の中または上に配置された、トランジスタ、ダイオード、電子電力部品および／または電子無線周波数部品など、少なくとも１つの電子部品とを備える、特に電力用途または無線周波数用途のための電子デバイスに関する。

【0029】

本発明の他の特徴および利点は、添付の図面を参照して、以下の詳細な説明から明らかになるであろう。

【図面の簡単な説明】

【0030】

【図1】第１の実施形態による半導体構造の断面図である。

【図2】第２の実施形態による構造の断面図である。

【図3A】図１の半導体構造の製造のためのプロセスの１つの段階を図式的に表す図である。

【図3B】図１の半導体構造の製造のためのプロセスの別の段階を図式的に表す図である。

【図3C】図１の半導体構造の製造のためのプロセスのさらに別の段階を図式的に表す図である。

【図3D】図１の半導体構造の製造のためのプロセスのまたさらに別の段階を図式的に表す図である。

【図4A】図２の半導体構造の製造のためのプロセスの１つの段階を図式的に表す図である。

【図4B】図２の半導体構造の製造のためのプロセスの別の段階を図式的に表す図である。

【図4C】図２の半導体構造の製造のためのプロセスのさらに別の段階を図式的に表す図である。

【図4D】図２の半導体構造の製造のためのプロセスのまたさらに別の段階を図式的に表す図である。

【図5A】図３Ａ～図３Ｄおよび図４Ａ～図４Ｄのプロセスの代替形態の１つの段階を図式的に表す図である。

【図5B】図３Ａ～図３Ｄおよび図４Ａ～図４Ｄのプロセスの代替形態の別の段階を図式的に表す図である。

【図5C】図３Ａ～図３Ｄおよび図４Ａ～図４Ｄのプロセスの代替形態のさらに別の段階を図式的に表す図である。

【図5D】図３Ａ～図３Ｄおよび図４Ａ～図４Ｄのプロセスの代替形態のまたさらに別の段階を図式的に表す図である。

【0031】

読みやすさの理由で、図面は必ずしも縮尺通りに作成されているとは限らない。

【発明を実施するための形態】

【0032】

（実施形態の詳細な説明）
本明細書は、多結晶ＳｉＣの支持基板と、支持基板の上に延在する単結晶ＳｉＣの活性層とを備える半導体構造に関する。

【0033】

支持基板は、異なるポリタイプの多結晶ＳｉＣの２つの層、すなわち、主にポリタイプ３Ｃの第１の層と、主にポリタイプ４Ｈおよび／または６Ｈの第２の層とを備える。

【0034】

多結晶ＳｉＣの第１の層と第２の層とは、構造の異なる構成に従って提供することができ、その構成は以下で説明される。

【0035】

活性層は、最適な電気特性を示すために単結晶ＳｉＣで作られる。活性層は、主にポリタイプ４Ｈまたは６Ｈの六方晶構造を示す。

【0036】

活性層は、ポリタイプ４Ｈおよび／または６Ｈの面上で、支持基板に接合することによって追加される。この接合は、直接的なものであるか、または接合層を介した間接的なものであり得る。

【0037】

活性層は、同じく六方晶であるポリタイプの多結晶ＳｉＣの層に接合されることに留意されたい。したがって、接合界面に存在する材料は、六方晶構造の材料と立方晶構造の材料との間の接合の場合よりも近いバンドを有する構造を示し、これは、界面におけるより良好な導電率に有益であり得る。さらに、界面に存在する六方晶構造間のこの類似性は、界面の両側の熱膨張係数の差を低減することを可能にする。このため、高温製造段階中の塑性変形のリスクと、また、電子デバイスの製造のためにその後に行われるリソグラフィー段階中の、構造の曲率による焦点調節の不備を回避することが可能である。

【0038】

支持基板を形成する多結晶ＳｉＣの第１の層と第２の層との配置が何であれ、異なる性質の２つの界面が前記構造内に存在する。

【0039】

第１の界面は、単結晶活性層と多結晶支持基板との間の界面であり、これは、異なる結晶品質であるが同様のポリタイプの層間の界面である。

【0040】

第２の界面は、支持基板の多結晶ＳｉＣの第１の層と第２の層との間の界面であり、これは、異なるポリタイプであるが同様の結晶品質の層間の界面である。この第２の界面は、支持基板の厚みに位置し、したがって第１の界面から離れている。

【0041】

第２の界面は、必ずしも立方晶ポリタイプから六方晶ポリタイプへの急激な通過を示すものではなく、典型的には２０μｍまでの範囲であり得る特定の厚さを示す遷移ゾーンを含むことができることに留意されたい。しかしながら、第２の層の厚さに鑑みて、そのような遷移ゾーンがあっても、第１の界面は第２の界面から十分に離れている。

【0042】

図１に示す第１の実施形態によれば、構造は、背面から前面に、シード基板１０と、主にポリタイプ３Ｃの多結晶ＳｉＣの第１の層１１と、主にポリタイプ４Ｈおよび／または６Ｈの多結晶ＳｉＣの第２の層１２（シード基板ならびに層１１および層１２が支持基板１を一緒に形成する）と、ポリタイプ４Ｈまたは６Ｈの単結晶ＳｉＣの活性層２とを順番に備える。

【0043】

以下に示すように、シード基板１０は、第１の層１１の成長のために使用される。したがって、シード基板は、その存在がもはや必要でない場合、構造から除去することができる。

【0044】

構造のこの第１の実施形態では、第１の層１１は第２の層１２よりも実質的に厚い。例えば、第１の層１１は８０から３５０μｍの間の厚さを示し、第２の層１２は１から２０μｍの間の厚さを示す。

【0045】

ポリタイプ３Ｃは、ポリタイプ４Ｈまたは６Ｈよりも低い温度で得ることができるため、この構造の第１の実施形態の製造は、エネルギー的により経済的である。

【0046】

後続の製造ステップにおいて、第１の層１１の背面部分を任意選択的に除去することができる。

【0047】

前記構造は、単結晶である活性層２と多結晶である支持基板１との間の第１の界面Ｉ１を示す。

【0048】

図１では、活性層２は多結晶ＳｉＣの第２の層１２と直接接触して表されているが、これらの２つの層の間の界面において（図２では３で参照される層のタイプの）接合層を有することも可能である。そのような接合層は、典型的には、活性層２と支持基板１との間の電気伝導を確保しながら接合の機械的強度を促進するように、ケイ素またはタングステンから作ることができる。

【0049】

さらに、構造は、主にポリタイプ３Ｃの第１の層１１と、主にポリタイプ４Ｈおよび／または６Ｈの第２の層１２との間の第２の界面Ｉ２を示す。

【0050】

したがって、界面Ｉ１およびＩ２は、第２の層１２の厚さだけ離れている。

【0051】

図２に示す第２の実施形態によれば、構造は、背面から前面に、シード基板１０と、主にポリタイプ３Ｃの多結晶ＳｉＣの第１の層１１と、主にポリタイプ４Ｈおよび／または６Ｈの多結晶ＳｉＣの第２の層１２（シード基板ならびに層１１および層１２が支持基板１を一緒に形成する）と、接合層３と、ポリタイプ４Ｈまたは６Ｈの単結晶ＳｉＣの活性層２とを順番に備える。

【0052】

以下に示すように、シード基板１０は、第１の層１１の成長のために使用される。したがって、シード基板は、その存在がもはや必要でない場合、構造から除去することができる。

【0053】

構造のこの第２の実施形態では、第１の層１１は第２の層１２よりも実質的に薄い。例えば、第１の層１１は８０から２００μｍの間の厚さを示し、第２の層１２は１５０から２７０μｍの間の厚さを示す。立方晶構造の層がより薄いことは、３Ｃ構造と４Ｈ／６Ｈ構造との間の熱膨張係数の差による変形を制限することを可能にする。

【0054】

前記構造は、単結晶である活性層２と多結晶である支持基板１との間の第１の界面Ｉ１を示す。

【0055】

図２では、接合層３が活性層２と多結晶ＳｉＣの第２の層１２との間に表されているが、この接合層は任意選択的であり、層２と層１２との間の直接接合を行うことも可能である。接合層３は、典型的には、活性層２と支持基板１との間の電気伝導を確保しながら接合の機械的強度を促進するように、ケイ素またはタングステンから作ることができる。

【0056】

さらに、構造は、主にポリタイプ３Ｃの第１の層１１と、主にポリタイプ４Ｈおよび／または６Ｈの第２の層１２との間の第２の界面Ｉ２を示す。

【0057】

したがって、界面Ｉ１およびＩ２は、第２の層１２の厚さだけ離れている。

【0058】

任意選択的に、製造プロセスの後続のステップにおいて、第１の層１１を除去することができ、その場合、第２の界面は最終構造体においてもはや存在しない。しかしながら、構造は、上記で説明されたように、熱膨張係数の差の低減と、バンド構造がかなり近いことの両方の結果として有益である、六方晶構造の２つの層間の第１の界面Ｉ１から依然として利益を得る。

【0059】

次に、これらの構造の製造のための様々なプロセスが説明される。

【0060】

図３Ａ～図３Ｄは、図１の構造の製造のためのプロセスの段階を図式的に示す。

【0061】

図３Ａを参照すると、主にポリタイプ３Ｃの多結晶ＳｉＣの第１の層１１がシード基板１０上に形成される。シード基板１０は、典型的にはグラファイト基板であるが、その熱膨張係数が多結晶ＳｉＣの熱膨張係数に近く、好ましくは低コストを示し、および／または再利用可能である任意の他の材料を使用することができる。したがって、グラファイトの代替材料は、単結晶ＳｉＣおよび焼結多結晶ＳｉＣである（非限定的なリスト）。

【0062】

第１の層１１は、化学気相堆積（ＣＶＤ）によって形成され得る。この堆積は、以下の前駆体を含むことができる（非限定的な例）。
炭素の場合、エタン、プロパンまたはアセチレン、
ケイ素の場合、シラン、テトラクロロシラン、トリクロロシランまたはジクロロシラン、
または、また、炭素およびケイ素の共通ソースとしてのテトラメチルシラン。

【0063】

これらの前駆体は、窒素、アルゴン、ヘリウムおよび水素から選択することができるキャリアガスによって搬送される。

【0064】

当業者は、堆積パラメータ、特に温度を、使用される前駆体および堆積を行うために使用されるプラントに応じて規定する立場にある。

【0065】

立方晶構造を得るために、典型的には１１００から１５００℃の間、好ましくは１２００から１４００℃の間の比較的低い堆積温度が使用される。前記第１の層１１は、８０から３５０μｍの間の厚さにわたって成長する。一般に、成長はシード基板の両面上で行われるため、シード基板の背面上にも、主にポリタイプ３Ｃの多結晶ＳｉＣの層が形成される。この層は構造において保持されることを意図していないため、図面の簡略化のために表されていない。

【0066】

図３Ｂを参照すると、主にポリタイプ４Ｈおよび／または６Ｈの多結晶ＳｉＣの第２の層１２が、支持基板１を得るために第１の層１１上に形成される。第２の層１２も化学気相堆積によって形成することができるが、六方晶構造を得るために、典型的には１５００から２６００℃の間、好ましくは１７００から１９００℃の間または１８００から２４００℃の間、実にさらには２０００から２２５０℃の間の比較的高い堆積温度が使用される。成長温度は、特に堆積技術、使用される前駆体および他の動作条件に依存し、したがって、単に指示として与えられ、当業者は、所望のポリタイプに適した成長プロセスを規定する立場にある。前駆体は、第１の層の堆積について上記で提示されたものと同じリストから選択することができる。

【0067】

上述の化学気相堆積以外に、第２の層は、高温化学気相堆積（ＨＴＣＶＤ）によって、液相成長（「トップシード溶液成長」の頭字語ＴＳＳＧで知られる技術）によって、または物理気相堆積（ＰＶＤまたはＰＶＴ）によっても形成することができる。

【0068】

そのような温度で堆積を行うことは、極めて高いエネルギーを必要とするが、第２の層が（１μｍから２０μｍの間の）低い厚さにわたって形成されることは、プロセスの全体的なエネルギー消費およびコストを制限することを可能にする。第２の層の堆積は、好適には、堆積したＳｉＣのポリタイプを変更するために堆積温度が上昇する、第１の層と同じチャンバ内で行われる。

【0069】

想定され得る代替形態によれば、第１の層１１は、堆積チャンバ内に移送される前に焼結プロセスによって形成され、その堆積チャンバ内で、その後、第２の層１２が上述の堆積または成長技術のうちの１つによって第１の層１１上に堆積される。

【0070】

多結晶ＳｉＣの第１の層の立方晶構造と第２の層の六方晶構造との間の遷移は明確でないことがあるが、２０μｍまでの範囲であり得る厚さにわたって、３Ｃタイプの粒と４Ｈおよび／または６Ｈタイプの粒との混合物を含む遷移ゾーンを示し得る。しかしながら、この遷移ゾーンが活性層と支持基板との間の接合界面から離れている限りでは、構造の性能品質を害するものではない。

【0071】

好ましくは、第１の層と第２の層は、既知の技術に従って、それらの成長中にドーパントの導入によってドープされる。ドーパントは、典型的には、所望のドーピングのタイプに従って、窒素、ホウ素、リンまたはアルミニウムであり得る。ドーパントの含有量は、一般に、１０^１８から１０^２１ａｔ／ｃｍ^３の間である。

【0072】

図３Ｃを参照すると、転写される活性層２を画定する弱化ゾーン２１が原子種（典型的には水素および／またはヘリウム）の注入によって形成される、ドナー基板２０が提供される。ドナー基板２０は、典型的には直径１５０～２００ｍｍ程度の適切なサイズで商業的に入手可能である、ポリタイプ４Ｈまたは６Ｈの単結晶ＳｉＣ基板である。

【0073】

図３Ｄを参照すると、ドナー基板２０が支持基板１に接合される。事前に、２つの基板の直接接合の目的で、接触している表面が可能な限り滑らかであること、すなわち、特に１ｎｍ未満のＲＭＳ、好ましくは０．５ｎｍ未満のＲＭＳ、より好ましくは０．２ｎｍ未満のＲＭＳの粗さを示すことを確実にするのに適した任意の表面処理が適用される。さらに、表面は、好適には疎水性にされる。

【0074】

その後、ドナー基板は、活性層２を支持基板１上に転写し、図１の構造を得るように、弱化ゾーン２１に沿って分離される。

【0075】

図４Ａ～図４Ｄは、図２の構造の製造のためのプロセスの段階を図式的に示す。

【0076】

図４Ａを参照すると、主にポリタイプ３Ｃの多結晶ＳｉＣの第１の層１１がシード基板１０上に形成される。シード基板１０は、典型的にはグラファイト基板である。第１の層１１は、化学気相堆積（ＣＶＤ）によって形成される。立方晶構造を得るために、典型的には１１００から１５００℃の間、好ましくは１２００から１４００℃の間の比較的低い堆積温度が使用される。前記第１の層１１は、１から２０μｍの間の厚さにわたって成長する。

【0077】

図４Ｂを参照すると、主にポリタイプ４Ｈおよび／または６Ｈの多結晶ＳｉＣの第２の層１２が、支持基板１を得るために第１の層１１上に形成される。第２の層１２も化学気相堆積によって形成されるが、六方晶構造を得るために、典型的には１５００から２６００℃の間、好ましくは１７００から１９００℃の間または１８００から２４００℃の間、実にさらには２０００から２２５０℃の間の比較的高い堆積温度が使用される。上記のように、当業者は、採用される技術および使用される前駆体に応じて所望のポリタイプのための成長条件を決定する立場にある。第２の層は、８０から３５０μｍの間の厚さにわたって形成される。第２の層の堆積は、好適には、堆積したＳｉＣのポリタイプを変更するために堆積温度が上昇する、第１の層と同じチャンバ内で行われる。

【0078】

上記のように、多結晶ＳｉＣの第１の層の立方晶構造と第２の層の六方晶構造との間の遷移は明確でないことがあるが、３Ｃタイプの粒と４Ｈおよび／または６Ｈタイプの粒との混合物を含む遷移ゾーンを示し得る。

【0079】

好ましくは、第１の層と第２の層は、既知の技術に従って、それらの成長中にドーパントの導入によってドープされる。ドーパントは、典型的には、所望のドーピングのタイプに従って、窒素、ホウ素、リンまたはアルミニウムであり得る。ドーパントの含有量は、一般に、１０^１８から１０^２１ａｔ／ｃｍ^３の間である。

【0080】

図４Ｃを参照すると、転写される活性層２を画定する弱化ゾーン２１が原子種（典型的には水素および／またはヘリウム）の注入によって形成される、ドナー基板２０が提供される。ドナー基板２０は、典型的には直径１５０～２００ｍｍ程度の適切なサイズで商業的に入手可能である、ポリタイプ４Ｈまたは６Ｈの単結晶ＳｉＣ基板である。

【0081】

図４Ｄを参照すると、ドナー基板２０が、接合層３を介して支持基板１に接合される。接合層３は、ドナー基板２０または支持基板１の第２の層１２のいずれかの上に事前に堆積させることができる。良好な接合強度を促進するために、接合される表面の前処理が、極めて低い粗さ、典型的には１ｎｍ未満のＲＭＳ、好ましくは０．５ｎｍ未満のＲＭＳを得るように行うことができる。

【0082】

その後、ドナー基板は、活性層２を支持基板１上に転写し、図２の構造を得るように、弱化ゾーン２１に沿って分離される。

【0083】

第２の層（ポリタイプ４Ｈおよび／または６Ｈ）が十分に厚い、すなわち、第２の層が１００μｍ以上の厚さを示す場合、特に活性層における電子部品の形成後に、第１の層（ポリタイプ３Ｃ）を除去することが可能である。第１の層のこの除去は、研削または任意の他の手段によって行うことができる。これは、構造の背面上に、ポリタイプ４Ｈおよび／または６Ｈの表面を露出させることを可能にし、この表面上に、その後、部品の幾何学的形状が背面上で接点を必要とする場合に電気接点を配置することができる。

【0084】

この除去は、接点のうちの１つが背面上にあり、したがって、電流が、前面上の部品と背面上の接点との間を通過するための材料をあまり有しないため、構造の総電気抵抗を低減することを可能にする。一般に、例えば、使用されなければならないツールの寸法に適合させるために、または構造を変更するために、または構造の特性をその特定の用途に適合させるために、基板の一部を除去することによって半導体構造の厚さを変更することがしばしば計画される。

【0085】

したがって、完全にポリタイプ４Ｈおよび／または６Ｈであり、したがって熱膨張係数および機械的特性に関してより大きい均一性を示すが、上述のように除去することが計画されており、多結晶ＳｉＣの粒状成長の結果として結晶品質がより劣ることがあり得る多結晶ＳｉＣの成長の開始がポリタイプ３Ｃのより低い成長温度で行われ、したがってエネルギー的により経済的である、最終構造が得られる。

【0086】

上記で説明されたプロセスは、シード基板上での、主にポリタイプ３Ｃの多結晶ＳｉＣの第１の層と、その後の主にポリタイプ４Ｈおよび／または６Ｈの多結晶ＳｉＣの第２の層との連続成長に基づく。

【0087】

代替的に、最初にシード基板上に主にポリタイプ４Ｈおよび／または６Ｈの多結晶ＳｉＣの第２の層を成長させ、次いで、第２の層上に主にポリタイプ３Ｃの多結晶ＳｉＣの第１の層を成長させることが可能である。（上記のように、熱膨張係数およびバンド構造が近いことの結果としてより有益である）ポリタイプ４Ｈおよび／または６Ｈの表面上に４Ｈまたは６Ｈタイプの単結晶活性層を転写するために、多結晶ＳｉＣの第２の層の面を露出させるためにシード基板を除去し、ドナー基板を前記第２の層に接合するために支持基板を反転させる必要がある。

【0088】

この代替形態は、図５Ａ～図５Ｄに示されている。このプロセスは、図１の半導体構造または図２の半導体構造を形成するために使用することができる。

【0089】

図５Ａを参照すると、主にポリタイプ４Ｈおよび／または６Ｈの多結晶ＳｉＣの第２の層１２がシード基板１０上に形成される。層１２の六方晶構造の品質を促進するために、シード基板１０は、主にポリタイプ４Ｈおよび／または６Ｈの単結晶または多結晶ＳｉＣの基板であることが好ましい。第２の層１２は、典型的には１５００から２６００℃の間、好ましくは１７００から１９００℃の間または１８００から２４００℃の間、実にさらには２０００から２２５０℃の間の比較的高い堆積温度で、化学気相堆積によって形成される。上記のように、当業者は、採用される技術および使用される前駆体に応じて所望のポリタイプのための成長条件を決定する立場にある。

【0090】

図５Ｂを参照すると、主にポリタイプ３Ｃの多結晶ＳｉＣの第１の層１１が第２の層１２上に形成される。第１の層１１は、典型的には１１００から１５００℃の間、好ましくは１２００から１４００℃の間の比較的低い堆積温度で、化学気相堆積によって形成される。第１の層の堆積は、好適には、第２の層のチャンバと同じチャンバ内で行われ、堆積温度は、堆積されるＳｉＣのポリタイプの変化を促進するために低下される。

【0091】

好ましくは、第１の層と第２の層は、既知の技術に従って、それらの成長中にドーパントの導入によってドープされる。ドーパントは、典型的には、所望のドーピングのタイプに従って、窒素、ホウ素、リンまたはアルミニウムであり得る。ドーパントの含有量は、一般に、１０^１８から１０^２１ａｔ／ｃｍ^３の間である。

【0092】

図５Ｃを参照すると、シード基板１０は、主にポリタイプ４Ｈおよび／または６Ｈである第２の層１２の背面を露出させるように除去される。したがって、支持基板１は、層１１および層１２のみからなる。

【0093】

プロセスの他の実施形態（図３Ｃおよび図４Ｃ参照）の場合のように、転写される活性層２を画定する弱化ゾーン２１が原子種（典型的には水素および／またはヘリウム）の注入によって形成される、ドナー基板２０がさらに提供される。ドナー基板２０は、典型的には直径１５０～２００ｍｍ程度の適切なサイズで商業的に入手可能である、ポリタイプ４Ｈまたは６Ｈの単結晶ＳｉＣ基板である。

【0094】

図５Ｄを参照すると、ドナー基板２０は、直接、または上記で説明された接合層を介してのいずれかで、支持基板１に接合される。この目的のために、支持基板は、支持基板の製造中に背面側にあった第２の層１２がドナー基板２０を受け入れるために前側に向けられるように反転される。

【0095】

その後、活性層２を支持基板１上に転写し、支持基板１がシード基板１０を欠いている図１および図２の半導体構造と同様の半導体構造を得るように、ドナー基板が弱化ゾーン２１に沿って分離される。

【0096】

得られた半導体構造は、好適には、電力用途および／または無線周波数用途のための電子デバイスの製造において使用することができる。

【0097】

この目的のために、活性層上のエピタキシャル再成長によって、電子部品の形成を意図した１つまたは複数の追加の半導体層を形成することが可能である。

【0098】

例えば、活性層の中または上に形成された電子部品は、１つまたは複数のトランジスタ、１つまたは複数のダイオード、１つまたは複数の電力部品、または１つまたは複数の無線周波数部品（非限定的なリスト）を備えることができる。無線周波数部品は、典型的には、無線周波数電気信号の伝送のための線と、任意選択的に１つまたは複数のトランジスタとを備える。電力部品は、５０Ｗ以上の電力を示す電流を輸送するのに適した部品として定義される。

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図4A】

【図4B】

【図4C】

【図4D】

【図5A】

【図5B】

【図5C】

【図5D】

【国際調査報告】