特表2024-544409 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドの特許一覧

特表2024-544409非Ｃステートセルフリフレッシュ中のラストレベルキャッシュアクセス

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-11-29

(54)【発明の名称】非Ｃステートセルフリフレッシュ中のラストレベルキャッシュアクセス

(51)【国際特許分類】

G06F 12/00 20060101AFI20241122BHJP

G06F 12/0897 20160101ALI20241122BHJP

【ＦＩ】

G06F12/00 550B

G06F12/0897 110

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024537043

(86)(22)【出願日】2022-12-08

(85)【翻訳文提出日】2024-07-23

(86)【国際出願番号】 US2022052266

(87)【国際公開番号】W WO2023121882

(87)【国際公開日】2023-06-29

(31)【優先権主張番号】17/556,617

(32)【優先日】2021-12-20

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】591016172

【氏名又は名称】アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤＭＩＣＲＯＤＥＶＩＣＥＳＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】100108833

【弁理士】

【氏名又は名称】早川裕司

(74)【代理人】

【識別番号】100111615

【弁理士】

【氏名又は名称】佐野良太

(74)【代理人】

【識別番号】100162156

【弁理士】

【氏名又は名称】村雨圭介

(72)【発明者】

【氏名】ベンジャミンチェン

(72)【発明者】

【氏名】チンタンエス．パテル

(72)【発明者】

【氏名】グハンクリシュナン

(72)【発明者】

【氏名】アンドリューウィリアムルエック

(72)【発明者】

【氏名】スリナスタンガラジャン

【テーマコード（参考）】

5B160

5B205

【Ｆターム（参考）】

5B160CA10

5B160MB00

5B205UU32

5B205UU37

(57)【要約】

データプロセッサは、データファブリックと、メモリコントローラと、ラストレベルキャッシュと、トラフィックモニタと、を含む。データファブリックは、複数のリクエスタと複数のレスポンダとの間で要求をルーティングする。メモリコントローラは、揮発性メモリにアクセスする。ラストレベルキャッシュは、メモリコントローラとデータファブリックとの間に結合される。トラフィックモニタは、ラストレベルキャッシュに結合され、ラストレベルキャッシュとメモリコントローラとの間のトラフィックを監視し、監視されたトラフィックにおけるアイドル状態の検出に基づいて、ラストレベルキャッシュが動作電力状態を維持し、データファブリックを介したキャッシュヒットに応答する間に、揮発性メモリがセルフリフレッシュモードに入るようにメモリコントローラに命令させるように動作可能である。
【選択図】図５

【特許請求の範囲】

【請求項1】

データプロセッサであって、
複数のリクエスタと複数のレスポンダとの間で要求をルーティングするデータファブリックと、
揮発性メモリにアクセスするためのメモリコントローラと、
前記メモリコントローラと前記データファブリックとの間に結合されたラストレベルキャッシュと、
前記ラストレベルキャッシュに結合され、前記ラストレベルキャッシュと前記メモリコントローラとの間のトラフィックを監視するように動作可能であり、監視された前記トラフィックにおけるアイドル状態の検出に基づいて、前記揮発性メモリがセルフリフレッシュモードに入るように前記メモリコントローラに命令させるトラフィックモニタと、を備える、
データプロセッサ。

【請求項2】

前記ラストレベルキャッシュは、前記揮発性メモリが前記トラフィックモニタによって引き起こされた前記セルフリフレッシュモードにある間、動作電力状態を維持し、前記データファブリックを介したキャッシュヒットに応答する、
請求項１のデータプロセッサ。

【請求項3】

前記トラフィックモニタは、前記ラストレベルキャッシュにおけるキャッシュミス又は追い出しに応じて、前記揮発性メモリが前記セルフリフレッシュモードを離れるように前記メモリコントローラに命令させるように動作可能である、
請求項１のデータプロセッサ。

【請求項4】

前記トラフィックモニタは、
ヒステリシスタイマと、
前記ヒステリシスタイマに結合された成功モニタ回路であって、前記ヒステリシスタイマの満了までの前記ラストレベルキャッシュと前記メモリコントローラとの間のアイドルトラフィック、又は、次のトラフィックアイドル期間が閾値よりも長く続くという予測に基づいて前記アイドル状態を検出する、成功モニタ回路と、を備える、
請求項１のデータプロセッサ。

【請求項5】

前記成功モニタ回路は、前記ラストレベルキャッシュによって処理可能なトラフィックのみを使用して前記予測を行うようにトレーニングされている、
請求項３のデータプロセッサ。

【請求項6】

前記ラストレベルキャッシュは、前記トラフィックモニタが前記アイドル状態を検出する可能性を高めるために、高性能モード、及び、少なくとも１つの機能が無効化された低性能モードで選択的に動作する、
請求項１のデータプロセッサ。

【請求項7】

前記ラストレベルキャッシュは、ビクティムキューを含み、
前記ラストレベルキャッシュは、前記揮発性メモリが前記セルフリフレッシュモードでない場合に、前記ビクティムキューを日和見的にフラッシュするように動作し、
前記ラストレベルキャッシュは、前記セルフリフレッシュモードからの終了を遅延させるために、前記揮発性メモリが前記セルフリフレッシュモードである場合に、前記ビクティムキューが指定された閾値まで充填されるのを可能にするように動作する、
請求項１のデータプロセッサ。

【請求項8】

前記トラフィックモニタは、前記メモリコントローラがアイドルであることを示すために前記データファブリックにおけるローカル電力状態コントローラに信号を送ることによって、前記アイドル状態を検出することに基づいて前記メモリコントローラを選択されたＣステートに入らせるように動作可能であり、前記選択されたＣステートは、前記データファブリック及びラストレベルキャッシュが動作電力状態を維持することを含む、
請求項１のデータプロセッサ。

【請求項9】

前記ラストレベルキャッシュは、非スタッタリングトラフィックが前記揮発性メモリへのアクセスを必要とすることを示す第１の信号を前記トラフィックモニタに送信し、
前記ラストレベルキャッシュは、前記第１の信号と、前記揮発性メモリへのアクセスを必要とするスタッタリングトラフィックを示す第２の信号と、を前記データファブリックの前記電力状態コントローラに送信する、
請求項７のデータプロセッサ。

【請求項10】

データプロセッサのデータファブリックにおいて、複数のリクエスタと複数のレスポンダとの間で要求をルーティングすることと、
前記データファブリックに結合されたラストレベルキャッシュにおいて、揮発性メモリへのトラフィックを監視することと、
監視された前記トラフィックにおけるアイドル状態の検出に基づいて、前記揮発性メモリがセルフリフレッシュモードに入るようにメモリコントローラに命令させることと、を含む、
方法。

【請求項11】

前記揮発性メモリが前記トラフィックモニタによって引き起こされた前記セルフリフレッシュモードにある間、前記データファブリックを介したキャッシュヒットに応答するために維持される前記ラストレベルキャッシュの動作電力状態を維持することを含む、
請求項１０の方法。

【請求項12】

前記ラストレベルキャッシュにおけるキャッシュミス又は追い出しに応じて、前記セルフリフレッシュモードを離れるように前記揮発性メモリに命令することを含む、
請求項１０の方法。

【請求項13】

ヒステリシスタイマの満了までの前記ラストレベルキャッシュと前記メモリコントローラとの間のアイドルトラフィック、又は、次のトラフィックアイドル期間が閾値よりも長く続くという予測に基づいて前記アイドル状態を検出することを含む、
請求項１０の方法。

【請求項14】

前記ラストレベルキャッシュによって処理可能なトラフィックのみを使用して前記予測を行うように成功モニタ回路をトレーニングすることを含む、
請求項１３の方法。

【請求項15】

前記データプロセッサの少なくとも１つのサブシステムの保存／復元トラフィックを、前記ラストレベルキャッシュにおいてキャッシュ可能であると指定することと、
前記揮発性メモリが前記セルフリフレッシュ状態にある間に、前記ラストレベルキャッシュにおいて前記少なくとも１つのサブシステムの保存／復元トラフィックを処理することと、を含む、
請求項１０の方法。

【請求項16】

前記揮発性メモリが前記セルフリフレッシュモードでない場合に、前記ラストレベルキャッシュのビクティムキューを日和見的にフラッシュすることを含む、
請求項１０の方法。

【請求項17】

前記セルフリフレッシュモードからの終了を遅延させるために、前記揮発性メモリが前記セルフリフレッシュモードである場合に、前記ビクティムキューが指定された閾値まで満たされるのを可能にすることを含む、
請求項１６の方法。

【請求項18】

前記ラストレベルキャッシュにおいて、非スタッタリングトラフィックが前記揮発性メモリへのアクセスを必要とすることを示す第１の信号を生成することと、
前記ラストレベルキャッシュにおいて、スタッタリングトラフィックが前記揮発性メモリへのアクセスを必要とすることを示す第２の信号を生成することと、を含む、
請求項１０の方法。

【請求項19】

ラストレベルキャッシュのためのトラフィックモニタであって、
前記ラストレベルキャッシュとメモリコントローラとの間のトラフィックを監視し、監視された前記トラフィックにおけるアイドル状態の検出に基づいて、揮発性メモリがセルフリフレッシュモードに入るように前記メモリコントローラに命令させるトラフィックモニタ回路を備え、
前記ラストレベルキャッシュは、前記揮発性メモリが前記セルフリフレッシュモードにある間、動作電力状態を維持し、データファブリックを介してキャッシュヒットに応答する、
トラフィックモニタ。

【請求項20】

前記トラフィックモニタ回路は、前記ラストレベルキャッシュにおけるキャッシュミス又は追い出しに応じて、前記揮発性メモリが前記セルフリフレッシュモードを離れるように前記メモリコントローラに命令させるように動作可能である、
請求項１９のトラフィックモニタ。

【発明の詳細な説明】

【背景技術】

【0001】

コンピュータシステムは、異なる入力／出力及び通信機能のために様々な周辺構成要素を利用する。システムオンチップ（ＳＯＣ）は、単一の集積回路チップ上で、中央処理装置（ＣＰＵ）コア及びグラフィックス処理装置（ＧＰＵ）等のデータ処理回路を周辺コントローラ及びメモリインターフェースと組み合わせ、携帯型の電池駆動動作によく適している。例えば、ＳＯＣは、ディスプレイコントローラ、画像信号プロセッサ（ＩＳＰ）及び他の周辺コントローラをＳＯＣ上に組み込んで、コンピュータシステムへの情報の入力及びコンピュータシステムからの情報の出力を可能にすることができる。そのような大規模で複雑なＳＯＣでは、デバイスは、通常、大型のオンチップルーティング回路又は「データファブリック」を介してアクセスをルーティングすることによって、メモリ等のリソース間でデータを転送する。

【0002】

典型的なＳＯＣ上の回路の多様性は、省電力モードを実装するための問題を提示する。周辺コントローラの多くは、リアルタイムで動作し、等時性（isochronous）であり、ある期間にわたって共有メモリリソースにある量の帯域幅を必要とする。この要求は、チップ全体での低電力状態の実現を妨げてきた。例えば、ＣＰＵコア及びＧＰＵがアイドルである場合に、周辺コントローラは、依然としてアクティブであり、バッファに記憶することができるデータを受信している場合があるが、バッファが一杯になる前にデータをメモリに送信しなければならない。

【0003】

一方、ＣＰＵ及びＧＰＵは、アイドル期間によって分離された高アクティビティの期間を有する傾向がある。アイドル期間が短いと予想される場合に、データファブリック、メモリコントローラ及びメモリは、通常、アクティブのままであり、したがって、より多くのデータを転送するために、周辺コントローラからの要求を迅速に処理（service）することができる。

【図面の簡単な説明】

【0004】

【図1】従来技術で知られているコンピュータシステム電力状態のための電力制御インターフェース（Advanced Configuration and Power Interface、ＡＣＰＩ）モデルのブロック図である。

【図2】いくつかの実施形態による、データ処理システムのブロック図である。

【図3】いくつかの実施形態による、図２のラストレベルキャッシュの実装を含むシステムオンチップの一部を示す図である。

【図4】異なるデータファブリックのアイドル状態と、図２のＳＯＣの他の構成要素の状態と、の間の対応関係を示す表である。

【図5】いくつかの実施形態による、図３のトラフィックモニタ等のトラフィックモニタを有するラストレベルキャッシュを含むメモリシステムを動作させるプロセスのフローチャートである。

【図6】いくつかの実施形態による、メモリコントローラが未だＣステートにない間にセルフリフレッシュ状態を離れるためのプロセスのフローチャート６００である。

【図7】いくつかの実施形態による、メモリコントローラでの遅延Ｃステート終了を含む、データファブリックでのＣステートを終了するプロセスのフローチャートである。

【図8】いくつかの実施形態による、プリエンプティブＣステートにあるメモリコントローラでデータファブリックＣステートに入るプロセスのフローチャートである。

【図9】いくつかの実施形態による、トラフィックモニタの成功モニタをトレーニングするプロセスのフローチャートである。

【図10】いくつかの実施形態による、ラストレベルキャッシュにおける指定されたシステムモジュールからの保存／復元トラフィックを処理するプロセスのフローチャートである。

【発明を実施するための形態】

【0005】

以下の説明において、異なる図面における同一の符号の使用は、同様のアイテム又は同一のアイテムを示す。別段の言及がなければ、「結合される（coupled）」という単語及びその関連する動詞形は、当該技術分野で周知の手段による直接接続及び間接電気接続の両方を含み、また、別段の言及がなければ、直接接続の任意の記述は、好適な形態の間接電気接続を使用する代替の実施形態も同様に意味する。

【0006】

データプロセッサには、データファブリックと、メモリコントローラと、ラストレベルキャッシュと、トラフィックモニタと、が含まれる。データファブリックは、複数のリクエスタと複数のレスポンダとの間で要求をルーティングする。メモリコントローラは、揮発性メモリにアクセスするためのものである。ラストレベルキャッシュは、メモリコントローラとデータファブリックとの間に連結される。トラフィックモニタは、ラストレベルキャッシュに連結され、ラストレベルキャッシュとメモリコントローラとの間のトラフィックを監視し、監視されたトラフィックにおけるアイドル状態の検出に基づいて、メモリコントローラに、ラストレベルキャッシュが動作電力状態を維持し、データファブリックを介したキャッシュヒットに応答する間に、揮発性メモリがセルフリフレッシュモードに入るように命令させるように動作可能である。

【0007】

本方法は、データプロセッサのデータファブリックにおいて、複数のリクエスタと複数のレスポンダとの間で要求をルーティングすることを含む。本方法は、データファブリックに連結されたラストレベルキャッシュにおいて、揮発性メモリへのトラフィックを監視することを含む。本方法は、監視されたトラフィックにおけるアイドル状態の検出に基づいて、メモリコントローラに、ラストレベルキャッシュが動作電力状態を維持し、データファブリックを介したキャッシュヒットに応答する間に、揮発性メモリがセルフリフレッシュモードに入るように命令させることを含む。

【0008】

ラストレベルキャッシュのためのトラフィックモニタは、ラストレベルキャッシュとメモリコントローラとの間のトラフィックを監視し、監視されたトラフィックにおけるアイドル状態の検出に基づいて、メモリコントローラに、揮発性メモリがセルフリフレッシュモードに入るように命令させるトラフィックモニタ回路を含む。ラストレベルキャッシュは、揮発性メモリがセルフリフレッシュモードにある間、動作電力状態を維持し、データファブリックを介したキャッシュヒットに応答する。

【0009】

図１は、従来技術で知られているコンピュータシステム電力状態のための電力制御インターフェース（Advanced Configuration and Power Interface、ＡＣＰＩ）モデル１００のブロック図である。ＡＣＰＩモデル１００は、デバイス及びコンピュータシステム全体の両方のデバイス構成及び電力管理のための業界標準インターフェースを確立するために、様々なコンピュータシステム、ソフトウェア及びコンポーネントベンダによって開発されたＡＰＣＩ仕様の一部である。

【0010】

ＡＣＰＩモデル１００は、「Ｗｏｒｋｉｎｇ」状態として知られるＧ０（Ｓ０）状態１１０、「Ｓｌｅｅｐｉｎｇ」状態として知られるＧ１状態１２０、「ＳｏｆｔＯｆｆ」状態として知られるＧ２（Ｓ５）状態１３０、及び、「ＭｅｃｈａｎｉｃａｌＯｆｆ」状態として知られるＧ３状態１４０を含むグローバルシステム状態のセットの周りに編成されたコンピュータシステム内の様々なデバイスの状態の階層を定義する。さらに、ＡＣＰＩモデル１００は、ＡＣＰＩ互換オペレーティング・システムがロードされる前の基本入出力システム（ＢＩＯＳ）動作に対応する既存のＢＩＯＳ電力管理インターフェースに対応する「レガシー」状態として知られる状態１５０を含む。また、ＡＣＰＩモデル１００は、中央処理装置（ＣＰＵ）状態１６０のセットと、モデム、ハードディスクドライブ（ＨＤＤ）及びコンパクトディスク読み出し専用メモリ（ＣＤＲＯＭ）等のデバイスのためのデバイス状態又は「Ｄ」状態１７０のセットと、を定義する。

【0011】

ＡＣＰＩモデル１００は周知であり、大部分の態様についてはこれ以上説明しない。しかしながら、中央処理装置の電力状態に関する特定の態様は、本開示を理解することに関連しており、ここで説明する。

【0012】

Ｇ０（Ｓ０）状態１１０では、周辺デバイスは、それらの電力状態を動的に変更させることができ、ユーザは、ソフトウェアシステムが所望の性能又はバッテリ寿命のためにコンピュータを最適化することができるように、ユーザインターフェースを介して、システムの様々な性能及び電力特性を選択することができる。この状態では、コンピュータシステムは外部イベントにリアルタイムで応答する。Ｇ０（Ｓ０）状態から、コンピュータシステムは、ＢＩＯＳ等のシステムファームウェアの制御下で、様々な省電力スリープ状態又は「Ｓ状態」を含むＧ１状態１２０に遷移し、ウェイクイベントに応じて動作状態に戻ることができる。

【0013】

Ｇ０（Ｓ０）状態１１０では、ＣＰＵは、プロセッサが命令を実行する「Ｃ０」状態、及び、「Ｃ１」から「Ｃｎ」とラベル付けされた様々な低電力又は「アイドル」状態を含む様々な状態で動作することができる。Ｃ０状態では、ＣＰＵは、様々な性能状態又は「Ｐステート」で動作することが可能であり、動作周波数は、動的電圧及び周波数スケーリング（ＤＶＦＳ）を使用して現在実行中のアプリケーションプログラムのニーズをサポートするために増加又は抑制され得る。アイドル状態Ｃ１～Ｃｎでは、ＣＰＵはアイドルであり、命令を実行しないが、電力消費及びウェイクアップレイテンシの様々な組み合わせを有し、より低い電力消費は、より長いウェイクアップレイテンシとトレードオフされる。したがって、例えば、Ｃ１状態では、電力消費が最も高いが、ウェイクアップレイテンシが最も短く、一方、Ｃｎ状態では、電力消費が最も低いが、ウェイクアップレイテンシが最も長い。

【0014】

ＡＣＰＩモデル１００を使用して、各特定のコンピュータシステムは、アプリケーション環境に適したＰステート及びＣステートの異なる組み合わせをサポートすることができる。ＡＣＰＩモデル１００によって指定されていない方法で、低減された電力消費と低レイテンシとの間のより良いトレードオフを達成することは、依然として望ましい目標である。

【0015】

図２は、いくつかの実施形態による、データ処理システム２００のブロック図である。データ処理システム２００は、ＳＯＣ２１０の形態のデータプロセッサと、低電力ダブルデータレートシンクロナスダイナミックランダムアクセスメモリ（ＬＰＤＤＲｘＳＤＲＡＭ）２７３及び２８３の形態の外部メモリと、を含む。実際のデータ処理システムの多くの他のコンポーネントが典型的に存在するが、本開示を理解することに関連せず、説明を容易にするために図２には示されていない。

【0016】

ＳＯＣ２１０には、概して、システム管理ユニット（ＳＭＵ）２１１と、システム管理ネットワーク（ＳＭＮ）２１２と、「ＣＣＸ」とラベル付けされた中央処理装置（ＣＰＵ）コア複合体２２０と、「ＧＦＸ」とラベル付けされたグラフィックスコントローラ２３０と、リアルタイムクライアントサブシステム２４０と、メモリ／クライアントサブシステム２５０と、データファブリック２６０と、メモリチャネル２７０及び２８０と、周辺コンポーネントインターフェースエクスプレス（ＰＣＩｅ）サブシステム２９０と、「ＬＬＣ」とラベル付けされたラストレベルキャッシュ３００と、が含まれる。当業者によって理解されるように、ＳＯＣ２１０は、全ての実施形態に存在するこれらの要素の全てを有していなくてもよく、さらに、その中に含まれる追加の要素を有してもよい。

【0017】

ＳＭＵ２１１は、ＳＭＮ２１２を介してＳＯＣ２１０内の主要構成要素に双方向に接続される。ＳＭＮ２１２は、ＳＯＣ２１０のための制御ファブリックを形成する。ＳＭＵ２１１は、ＳＯＣ２１０上のリソースの動作を制御してそれらの間の通信を同期させるローカルコントローラである。ＳＭＵ２１１は、ＳＯＣ２１０上の様々なプロセッサのパワーアップシーケンシングを管理し、リセット、イネーブル及び他の信号を介して複数のオフチップデバイスを制御する。ＳＭＵ２１１は、ＳＯＣ２１０の構成要素のそれぞれにクロック信号を与えるために、位相ロックループ（phase locked loop、ＰＬＬ）等の１つ以上のクロックソース（図示せず）を含む。また、ＳＭＵ２１１は、様々なプロセッサ及び他の機能ブロックのための電力を管理し、適切なステートを判定するためにＣＰＵコア複合体２２０内のＣＰＵコア及びグラフィックスコントローラ２３０から測定された電力消費値を受信することができる。

【0018】

ＣＰＵコア複合体２２０は、ＣＰＵコアのセットを含み、その各々は、ＳＭＮ２１２を介してＳＭＵ２１１に双方向に接続される。各ＣＰＵコアは、ラストレベルキャッシュのみを他のＣＰＵコアと共有する単一コアであってもよいし、クラスタ内の他のコアの全てではないが一部と組み合わされてもよい。

【0019】

グラフィックスコントローラ２３０は、ＳＭＮ２１２を介してＳＭＵ２１１に双方向に接続されている。グラフィックスコントローラ２３０は、頂点処理、フラグメント処理、シェーディング、テクスチャブレンディング等のグラフィックス処理を高度に統合された並列方式で実行することができる高性能グラフィックス処理ユニットである。グラフィックスコントローラ２３０は、その動作を実行するために、外部メモリへの周期的なアクセスを必要とする。図２に示される実施形態では、グラフィックスコントローラ２３０は、統合メモリアーキテクチャとして知られるアーキテクチャで、ＣＰＵコア複合体２２０内のＣＰＵコアと共通メモリサブシステムを共有する。ＳＯＣ２１０は、ＣＰＵとＧＰＵの両方を含むことから、加速処理ユニット（ＡＰＵ）とも呼ばれる。

【0020】

リアルタイムクライアントサブシステム２４０は、代表的なリアルタイムクライアント２４２及び２４３等のリアルタイムクライアントのセットと、「ＭＭＨＵＢ」とラベル付けされたメモリ管理ハブ２４１と、を含む。各リアルタイムクライアントは、ＳＭＮ２１２を介してＳＭＵ２１１に双方向接続され、メモリ管理ハブ２４１に双方向接続される。リアルタイムクライアントは、画像信号プロセッサ（ＩＳＰ）、オーディオコーダ－デコーダ（コーデック）、モニタ上に表示するためにグラフィックスコントローラ２３０によって生成されたオブジェクトをレンダリング及びラスタ化するディスプレイコントローラ等のように、データの周期的な移動を必要とする任意のタイプの周辺コントローラであり得る。

【0021】

メモリ／クライアントサブシステム２５０は、代表的なメモリ／クライアントデバイス２５２及び２５３等のメモリ要素又は周辺コントローラのセットと、「ＳＹＳＨＵＢ／ＩＯＨＵＢ」とラベル付けされたシステム及び入力／出力ハブ２５１と、を含む。各メモリ／クライアントデバイスは、ＳＭＮ２１２を介してＳＭＵ２１１に双方向に接続され、システム及び入力／出力ハブ２５１に双方向に接続される。メモリ／クライアントデバイスは、不揮発性メモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）、シリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ）インターフェースコントローラ等の外部ディスクコントローラ、ユニバーサルシリアルバス（ＵＳＢ）コントローラ、システム管理ハブ等のように、非周期的にデータを記憶するか又はデータへのアクセスを必要とする回路である。

【0022】

データファブリック２６０は、ＳＯＣ２１０におけるトラフィックのフローを制御する相互接続である。データファブリック２６０は、ＳＭＮ２１２を介してＳＭＵ２１１に双方向に接続され、ＣＰＵコア複合体２２０、グラフィックスコントローラ２３０、メモリ管理ハブ２４１、システム及び入出力ハブ２５１に双方向に接続される。データファブリック２６０は、ＳＯＣ２１０における様々なデバイスの何れかの間にてメモリマップドアクセスの要求と応答をルーティングするためのクロスバースイッチを含む。データファブリックは、システム構成に基づいてメモリアクセスの送信先を判定するための、基本入出力システム（basic input/output system、ＢＩＯＳ）によって規定されるシステムメモリマップ及び各仮想接続のためのバッファも含む。

【0023】

メモリチャネル２７０及び２８０は、外部メモリ２７３及び２８３との間のデータの転送を制御する回路である。メモリチャネル２７０は、メモリコントローラ２７１と、外部メモリ２７３に接続された「ＰＨＹ」とラベル付けされた物理インターフェース回路２７２と、によって形成される。メモリコントローラ２７１は、ＳＭＮ２１２を介してＳＭＵ２１１に双方向に接続され、アップストリームポートと、ダウンストリームポートと、を有する。物理インターフェース回路２７２は、メモリコントローラ２７１に双方向に接続されたアップストリームポートと、外部メモリ２７３に双方向に接続されたダウンストリームポートと、を有する。同様に、メモリチャネル２８０は、メモリコントローラ２８１と、外部メモリ２８３に接続された物理インターフェース回路２８２と、によって形成される。メモリコントローラ２８１は、ＳＭＮ２１２を介してＳＭＵ２１１に双方向に接続され、データファブリック２６０に双方向に接続されたアップストリームポートと、ダウンストリームポートと、を有する。物理インターフェース回路２８２は、メモリコントローラ２８１に双方向に接続されるアップストリームポートと、外部メモリ２８３に双方向に接続されるダウンストリームポートと、を有する。

【0024】

周辺コンポーネントインターフェースエクスプレス（ＰＣＩｅ）サブシステム２９０は、ＰＣＩｅコントローラ２９１及びＰＣＩｅ物理インターフェース回路２９２を含む。ＰＣＩｅコントローラ２９１は、ＳＭＮ２１２を介してＳＭＵ２１１に双方向に接続され、システム及び入力／出力ハブ２５１に双方向に接続されたアップストリームポートと、ダウンストリームポートと、を有する。ＰＣＩｅ物理インターフェース回路２９２は、ＰＣＩｅコントローラ２９１に双方向に接続されたアップストリームポートと、図２に示されていないＰＣＩｅファブリックに双方向に接続されたダウンストリームポートと、を有する。ＰＣＩｅコントローラは、ＰＣＩｅスイッチ、ルータ及びデバイスを含むＰＣＩｅネットワークへの接続のために、ＰＣＩｅシステムのＰＣＩｅルート複合体を形成することができる。

【0025】

ＬＬＣ３００は、データファブリック２６０とメモリコントローラ２７１との間に接続されている。ＬＬＣ３００は、データファブリック２６０に双方向に接続されたアップストリームポートと、メモリコントローラ２７１に双方向に接続されたダウンストリームポートと、を有する。

【0026】

図３は、いくつかの実施形態による図２のラストレベルキャッシュ３００の実施形態を含むＳＯＣの一部を示す図である。ＬＬＣ３００には、概して、コヒーレントスレーブポートインターフェース３０２、コヒーレントマスタポート３０４、ＳＲＡＭメモリ３１０、応答スケジューラ３１２、マルチプレクサ３１３、トランザクションキュー及びスケジューラ３１６、書込みデータバッファ３１８、ＯＲゲート３２０、ＯＲゲート３２１、マルチプレクサ３２２、応答データポート３２４、マルチプレクサ３２６、ビクティムキュー３２８が含まれる。データファブリック２６０のトラフィックモニタ３３０及びローカルＣステートコントローラ３４０も示されている。

【0027】

コヒーレントスレーブポートインターフェース３０２は、データファブリック２６０のコヒーレントスレーブコントローラに双方向に接続され、コヒーレントスレーブコントローラは、データファブリック２６０からメモリアクセス要求及び書込みデータを受信し、メモリアクセス応答及び読取りデータをデータファブリック２６０に提供する。

【0028】

書込みデータバッファ３１８は、コヒーレントスレーブポート３０２に接続された入力と、マルチプレクサ３１４に接続された第１の出力と、マルチプレクサ３２２に接続された第２の出力と、コヒーレントマスタポート３０２に接続された第３の出力と、ＯＲゲート３２０に接続された第３の出力と、ＯＲゲート３２１に接続された第４の出力と、を有する。書込みデータバッファ３１８は、コヒーレントスレーブポート３０２を介してデータファブリック２６０からデータを受信して記憶し、データがキャッシュエントリの一部としてマルチプレクサ３２２を介してＳＲＡＭ３１０に送信されるまで、データがメモリコントローラへのマスタポート３０４を介してメインメモリに送信されるまで、又は、データが、メモリにアクセスしているエージェントに、マルチプレクサ３１４を介し、コヒーレントスレーブポート３０２、データファブリック２６０を介して返されるまで、データを保持する。また、データバッファ３１８は、以下でさらに説明するように、データバッファ３１８が揮発性メモリに対してＬＬＣキャッシュ可能なトラフィックを有する場合には、ＯＲゲート３２０の入力に信号をアサートし、データバッファ３１８が揮発性メモリに対してＬＬＣ３３０によってキャッシュ不可能なトラフィックを有する場合には、ＯＲゲート３２１の入力に信号をアサートする。

【0029】

応答データポート３２４は、コヒーレントマスタポート３０２に接続された入力と、マルチプレクサ３１４に接続された第１の出力と、マルチプレクサ３２２に接続された第２の出力と、を有する。応答データポート３２４は、マスタポート３０４を介してメモリコントローラ２７１からデータを受信及び記憶し、データがキャッシュエントリの一部としてマルチプレクサ３２２を介してＳＲＡＭ３１０に送信されるまで、及び／又は、データの特にアクセスされた部分が、データにアクセスしているエージェントに、マルチプレクサ３１４を介し、コヒーレントスレーブポート３０２、データファブリック２６０を介して送信されるまで、データが保持される。

【0030】

応答スケジューラ３１２は、コヒーレントマスタポート３０４に接続された第１の入力と、トランザクションキュー及びスケジューラ３１６に接続された第２の入力と、コヒーレントスレーブポート３０２に接続された出力と、を有する。応答スケジューラ３１２は、マスタポート３０４を介してメモリコントローラ２７１から受信した応答を、データにアクセスしているエージェントに、コヒーレントスレーブポート３０２を介し、データファブリック２６０を通して転送するために使用されるとともに、トランザクションキュー／スケジューラ３１６にインターフェースして、キャッシュに割り当てられた読取りを受信するために使用される。

【0031】

トランザクションキュー及びスケジューラ３１６は、コヒーレントスレーブポート３０２に接続された入力と、応答スケジューラ３１２に接続された第１の出力と、ビクティムキュー３２８に接続された第２の出力と、マルチプレクサ３２６に接続された第３の出力と、ＯＲゲート３２０に接続された第４の出力と、ＯＲゲート３２１に接続された第５の出力と、を有する。トランザクションキュー及びスケジューラ３１６は、概して、キャッシュ３００内のメモリアクセス要求を調整する。この実施形態では、トランザクションキュー及びスケジューラ３１６は、キャッシュ３００によって処理されるほとんどの要求を処理するシフティングコラプシング（shifting-collapsing）キューとして実装される。データファブリック２６０からコヒーレントスレーブポート３０２を介して入ってくるメモリアクセス要求、又は、ビクティム要求、フラッシュされたデータ及びリンスされたデータ等の内部要求は、トランザクションキュー／スケジューラ３１６に新しいエントリを割り当てる。トランザクションキュー／スケジューラ３１６は、サイクルごとに選択する動作をスキャンするいくつかの異なるエンジンを有する。例えば、最長時間未使用（ＬＲＵ）キャッシュラインを探し、ビクティムキュー３２８を使用してメモリ位置をステージングし、マルチプレクサ３２６及びコヒーレントマスタポート３０４を介してメインメモリに書き戻す２つのビクティムラインピッカが存在する。ＳＲＡＭ３１０に対するタグ読取り及びタグルックアップ動作を選択するタグ読取り及びルックアップピッカが存在する。同様に、ＳＲＡＭ３１０に対するタグ書込み動作を選択するタグ書込み及びルックアップピッカが存在する。データ読取りピッカ及びデータ書込みピッカは、それぞれ、ＳＲＡＭ３１０のデータ読取り又はデータ書込みを選択する。最後に、メモリコントローラピッカが、マスタポートを介してメモリコントローラ２７１の読取り及び書込みを選択する。トランザクションキュー／スケジューラ３１６は、内部クロックサイクルごとに２つまでの割り当て及び２つまでの割り当て解除をサポートする。また、トランザクションキュー／スケジューラ３１６は、トランザクションキュー／スケジューラ３１６が揮発性メモリに対してＬＬＣキャッシュ可能なトラフィックを有する場合に、ＯＲゲート３２０の入力に信号をアサートし、トランザクションキュー／スケジューラ３１６が揮発性メモリに対してＬＬＣ３３０によってキャッシュ不可能なトラフィックを有する場合に、ＯＲゲート３２１の入力に信号をアサートするが、これについては以下でさらに説明する。

【0032】

ビクティムキュー３２８は、トランザクションキュー／スケジューラ３１６に接続された入力と、ＯＲゲート３２０に接続された出力と、ＯＲゲート３２１に接続された出力と、を有する。トラフィックモニタ３００は、概して、メモリコントローラ２７１及びＬＰＤＤＲｘＳＤＲＡＭ２７３等のその接続された揮発性メモリへのコヒーレントマスタポート３０４に向けられたトラフィックを監視するために、ＬＬＣ３００に接続される。マスタポート３０４に向けられたトラフィックは、この実施形態では、データバッファ３１８、トランザクションキュー／スケジューラ３１６及びビクティムキュー３２８の各々で監視される。他の実施形態では、トラフィックは、他の場所、例えばマスタポート３０４の出力バッファで監視され得る。この監視は、データファブリック２６０がＣステートでないか又はアイドルでない状態の間であっても、揮発性メモリへのトラフィックがアイドルである場合に、揮発性メモリをセルフリフレッシュ状態にすることができる省電力機能を提供するために使用される。ＯＲゲート３２０は、データバッファ３１８、トランザクションキュー／スケジューラ３１６及びビクティムキュー３２８の何れかが、揮発性メモリへのラストレベルキャッシュクライアントトラフィックを有することをそれぞれの出力で伝える場合にはいつでも、「ＬＬＣＣｌｉｅｎｔＷａｋｅ」信号をアサートする。「非ＬＬＣスタッタリングクライアント」は、ラストレベルキャッシュによって処理されないスタッタリングクライアントトラフィックである。ＯＲゲート３２１は、データバッファ３１８、トランザクションキュー／スケジューラ３１６及びビクティムキュー３２８の何れかが、揮発性メモリのラストレベルキャッシュによって処理されない非ＬＣスタッタリングクライアントトラフィックを有することをそれぞれの出力で伝える場合にはいつでも、「ＮｏｎＬＬＣＳｔｕｔｔｅｒＣｌｉｅｎｔＷａｋｅ」信号をアサートする。

【0033】

トラフィックモニタ３００は、ＯＲゲート３２０からＬＬＣＣｌｉｅｎｔＷａｋｅ信号を受信する第１の入力と、ローカルＣステートコントローラ３４０に接続された出力と、を有する。ローカルＣステートコントローラ３４０からＣステート構成情報を受信するために、他の入力（図示せず）が含まれてもよい。

【0034】

データファブリック２６０のローカルＣステートコントローラ３４０は、データファブリック２６０のＣステートを制御し、図示されていない様々なポートモニタ及び制御出力を含む。ローカルＣステートコントローラ３４０は、トラフィックモニタ３４０に接続された入力と、ＯＲゲート３２０からＬＬＣＣｌｉｅｎｔＷａｋｅ信号を受信する入力と、ＯＲゲート３２１からＮｏｎＬＬＣＳｔｕｔｔｅｒＣｌｉｅｎｔＷａｋｅ信号を受信する入力と、信号「ＤｓｔａｔｅＳｅｌ」をメモリコントローラ電力状態マネージャに提供する出力と、信号「ＦｃＳｔａｔｅＳｅｌ」をメモリコントローラ電力状態マネージャに提供する出力と、を有する。

【0035】

動作中、トラフィックモニタ３３０は、監視されたトラフィックにおけるアイドル状態の検出に基づいて、ローカルＣステートコントローラ３４０に信号を送り、ラストレベルキャッシュ３３０におけるキャッシュミス又は追い出しに応じて、メモリコントローラに、揮発性メモリがセルフリフレッシュモードを離れるように命令させる。信号ＮｏｎＬＬＣＳｔｕｔｔｅｒＣｌｉｅｎｔＷａｋｅは、ＬＬＣ３００でキャッシュされていないスタッタリングクライアントからのトラフィックがコヒーレントマスタポート３０４を介して揮発性メモリへのアクセスを必要とすることをローカルＣステートコントローラ３４０に示すために使用され、信号ＬＬＣＣｌｉｅｎｔＷａｋｅは、非スタッタリング（通常）メモリクライアントからのトラフィックが揮発性メモリへのアクセスを必要とすることをトラフィックモニタ３３０及びローカルＣステートコントローラ３４０に示すために使用される。この実施形態では、トラフィックモニタ３３０は、この実施形態におけるＬＬＣクライアントからのトラフィックのみを監視することによってトレーニングされ、動作する。いくつかのスタッタリングクライアントは、それらのトラフィックをＬＬＣ３００においてキャッシュさせる場合があり、したがってそのようなクライアントからのトラフィックは、信号ＮｏｎＬＬＣＳｔｕｔｔｅｒＣｌｉｅｎｔＷａｋｅをアサートさせることはない。非スタッタリングクライアントは、エントリが存在するとすぐに、その出力バッファを空にし、及び／又は、その入力バッファを埋めようとするクライアントである。例えば、ＣＣＸ２２０は、非スタッタリングクライアントである。一方、スタッタリングクライアントは、ある数のメモリアクセス要求を集めてから、それらを１つのバーストで送信しようと試みるクライアントである。最も一般的なスタッタリングクライアントは、ＲＴクライアント２４２及び２４３（図２）として具現化され得るディスプレイコントローラ又は他のマルチメディアクライアントである。データファブリックがＣステートに入る前又はメモリコントローラがプリエンプティブＣステートに入る前に、スタッタリングクライアントは、メモリへ完全にアクセスでき、トラフィックを自由に生成することができる。メモリコントローラがＣステートに入る場合、非ＬＬＣキャッシュ可能なスタッタリングクライアントは、これらのスタッタリングクライアントがメモリトラフィックを蓄積し、それをバーストで送信するスタッタモードに入る必要がある。データファブリックがＣステートにある場合、スタッタリングクライアントにおけるバッファは充填され、次いで、メモリへのアクセスを復元するようにデータファブリックに要求することによってウォーターマークレベル（watermark level）まで排出される。

【0036】

その入力信号に基づいてアイドルトラフィック状態を検出するために、トラフィックモニタ３３０は、ヒステリシスタイマ３３１によって決定される期間、アイドル状態であるコヒーレントマスタポート３０４を介した揮発性メモリへのトラフィック、又は、次のトラフィックアイドル期間が指定された閾値より長く続くという予測の何れかに応じてアイドル状態を検出する成功モニタ回路３３２をさらに使用する。成功モニタ回路３４２は、バーストフィルタ３３３と共に動作して、トラフィック再開後の短い持続時間だけ続く「雑音の多い」トラフィックをフィルタリングし、それによって次のトラフィックアイドル予測の歪みを回避する。いくつかの実施形態では、成功モニタ回路は、ラストレベルキャッシュとメモリコントローラとの間の非スタッタリングトラフィックのみを使用して予測を行うようにトレーニングされる。

【0037】

この実施形態では、揮発性メモリにおいてセルフリフレッシュ状態に入ることに加えて、ローカルＣステートコントローラ３４０は、トラフィックモニタ３３０がアイドル状態を検出することに基づいて、メモリコントローラに選択されたＣステートに入らせるようにさらに動作可能である。選択されたＣステートには、以下でさらに説明するように、動作電力状態を維持するデータファブリック及びラストレベルキャッシュが含まれる。信号ＤｓｔａｔｅＳｅｌ及びＦｃＳｔａｔｅＳｅｌは、監視されたトラフィックのアイドル状態を検出するトラフィックモニタ３３０に基づいて、メモリコントローラに、揮発性メモリがセルフリフレッシュモードに入るように命令させ、一方、ラストレベルキャッシュが動作電力状態を維持し、データファブリックを介したキャッシュヒットに応答するように使用される。具体的には、信号ＤｓｔａｔｅＳｅｌは、図４に関して説明されるような軽量でノーマルなＣステートを含むメモリコントローラ電力状態を選択するために使用され、これは、データファブリックが未だＣステートに置かれていない間に、揮発性メモリがセルフリフレッシュモードにある状態で、メモリコントローラ２７１がＣステートにあることを含む２つの「プリエンプティブ」Ｃステートのうち何れかであり得る。信号ＦｃＳｔａｔｅＳｅｌは、メモリコントローラ動作クロックのクロック電力状態を設定するために使用される。

【0038】

ビクティムキュー３２８は、ＯＲゲート３２０を介してＬＬＣＣｌｉｅｎｔＷａｋｅ信号をアサートして、ＬＬＣ３３０でキャッシュ可能なクライアントの揮発性メモリへのアクセスが必要であることをトラフィックモニタ３３０及びローカルＣステートコントローラ３４０に信号送信することができる。また、ビクティムキュー３２８は、ＯＲゲート３２１を介してＮｏｎＬＬＣＳｔｕｔｔｅｒＣｌｉｅｎｔＷａｋｅ信号をアサートして、ＬＬＣ３３０でキャッシュ不可能であることをローカルＣステートコントローラ３４０に信号送信することができる。この実施形態では、ビクティムキュー３２８は、ビクティムキュー３２８及びトランザクションキュー／スケジューラ３１６からコヒーレントマスタポート３０４を介して揮発性メモリへのトラフィックを調停するために使用される高／低ウォーターマーク機能を含む。トラフィックモニタ３３０によって提供されるセルフリフレッシュ制御がウォーターマーク機能と共により効率的に機能するためには、ウォーターマークに到達するのを待ってキューに居座るビクティムからの不必要に長いＬＬＣＣｌｉｅｎｔＷａｋｅアサーションを回避するために、保留中の読取りがない場合にビクティムキュー３２８をフラッシュするプロセスが必要である。ビクティムキュー３２８がフラッシュされると、それはＬＬＣＣｌｉｅｎｔＷａｋｅをデアサートし、トラフィックモニタ３３０がコヒーレントマスタポート３０４におけるトラフィックアイドル状態を検出できるようになり、その結果、トラフィックが十分にアイドルである場合、トラフィックモニタ３３０は、プリエンプティブセルフリフレッシュエントリを開始することができる。トランザクションキュー及びスケジューラ３１６のトランザクションキューが真にアイドルである場合に、ビクティムキュー３２８は、そのウォーターマークレベル及び占有率にかかわらず、直ちに排出される。しかしながら、トランザクションキュー内にトランザクションが存在する場合、ビクティムキュー３２８は、トランザクションキューに従い、その占有率がウォーターマークに達するまで、保留中のトランザクションを蓄積する。このような保留中のトランザクションを処理するために、揮発性メモリがセルフリフレッシュ中でない場合に、ビクティムキュー３２８は、それが入力される毎にＬＬＣＣｌｉｅｎｔＷａｋｅ信号をアサートし、ラストレベルキャッシュ３００は、閾値方式を無視して、読取りが保留中でない場合にビクティムキュー３２８を日和見的にフラッシュする。揮発性メモリがセルフリフレッシュ中である場合、ビクティムキュー３２８は、ビクティムキューが書込み割当てによって追い出されたビクティムをバッファリング可能にすることによってセルフリフレッシュの持続時間の延長を可能にするために、同じ閾値に達した場合にのみＬＬＣＣｌｉｅｎｔＷａｋｅをアサートする。この挙動により、ラストレベルキャッシュ３００は、揮発性メモリにセルフリフレッシュモードを終了させることなく、特定の数の追い出し動作を実行することによってセルフリフレッシュモードからの終了を遅延させることができ、その代わりに、セルフリフレッシュを終了してビクティムキュー３２８を排出することが必要になるまでビクティムキュー内の利用可能なスペースを使用することができる。以下でさらに説明するように、この機能は、セルフリフレッシュモードがアクティブである場合にはいつでも、それがプリエンプティブに入ったか、又は、データファブリック２６０のローカルＣステートコントローラ２４０によって指示される通常のエントリプロセスに基づいて入ったかにかかわらず、セルフリフレッシュモードからの終了を遅延させるように機能する。

【0039】

いくつかの実施形態では、セルフリフレッシュモードからの終了を遅延させるために、同様のウォーターマーク機能がデータバッファ３１８とともに使用され得る。

【0040】

この実施形態では、ラストレベルキャッシュ３００は、セルフリフレッシュ機能によって達成可能な総電力節約を改善するために複数の動作モードを有する。具体的には、ラストレベルキャッシュ３００は、トラフィックモニタがアイドル状態を検出する可能性を高めるために少なくとも１つの機能が無効にされる第１の高性能モード又は第２の低性能モードで動作するように制御可能である。第２の低性能モードにおいて無効にされ得る機能は、プリフェッチ、投機的メモリ読取り、及び、条件付き書込みスルー／リンス機能を含む。

【0041】

図４は、異なるデータファブリックアイドル状態と図２のＳＯＣ２１０の他のコンポーネントの状態との間の対応関係を示す表４００を示している。表４００は、「ＤＦＣ１」とラベル付けされたデータファブリック２６０の「軽量」Ｃステート４１０を記述する第１の行と、「ＤＦＣ２」とラベル付けされたデータファブリック２６０の「従来」Ｃステート４２０を記述する第２の行と、「ＵＭＣプリエンプティブＣ１」とのみラベル付けされたメモリコントローラ２７１の「プリエンプティブ軽量」Ｃステート４３０を記述する第３の行と、「ＵＭＣプリエンプティブＣ２」とのみラベル付けされたメモリコントローラ２７１の「プリエンプティブ従来」Ｃステートを記述する第４の行と、を含む。チャート４００は、「Ｃステート」列、「ＵＭＣ」とラベル付けされたメモリコントローラ列、「ＰＨＹ」とラベル付けされた物理インターフェースコントローラ列、「ＤＲＡＭ」とラベル付けされた揮発性メモリ列、「ＵＭＣＣＬＫ」とラベル付けされたメモリコントローラクロック列（ＵＭＣＣＬＫはメモリコントローラのクロックソースを指す）、及び、「ＤＦＣＬＫ」とラベル付けされたデータファブリッククロック列（ＤＦＣＬＫはデータファブリックのクロックソースを指す）を含む７つの列を含む。

【0042】

ＤＦＣ２は、電力及びクロックの両方がデータファブリック２６０に対してゲート制御される従来のＣステートに対応する。ＤＦＣ２は、データファブリック２６０に対して大幅なウェイクアップレイテンシを必要とするので、ＤＦＣ２は、データファブリック及びメモリコントローラに対して電力及びクロックゲーティングを実行し、さらに、メモリＰＨＹを、そのＰＬＬをオフにした低電力状態であるＬＰ２と指定された状態にする。しかしながら、これらの構成要素をパワーゲーティング及びクロックゲーティングする前に、メモリは、セルフリフレッシュモードになり、ＤＦＣ２における予想される長い常駐の間、その内容を保存する。加えて、データファブリック及びメモリコントローラのＰＬＬがパワーダウンされ、出力が基準クロックＲＥＦＣＬＫにバイパスされる。ＵＭＣプリエンプティブＣ１は、メモリコントローラがＤＦＣ１と同じ条件にあるメモリコントローラの軽量Ｃステートに対応する一方で、データファブリック（ラストレベルキャッシュを含む）が動作可能であり、ＵＭＣプリエンプティブＣ２は、メモリコントローラがＤＦＣ２と同じ条件にあるメモリコントローラの従来のＣステートに対応する一方で、データファブリック（ラストレベルキャッシュを含む）が動作可能である。

【0043】

上述したように、データファブリック２６０は、軽量ＣステートＤＦＣ１を含む。ウェイクアップレイテンシを短縮して、例えばリアルタイム周辺機器に対応するために、ＤＦＣ１は、データファブリック２６０及びメモリコントローラのクロックソースをクロックゲートするだけで、データファブリック及びメモリコントローラのＰＬＬをロックしたまま、メモリＰＨＹの電源をオンに保つ。しかしながら、これらの構成要素をクロックゲーティングする前に、メモリは、ＤＦＣ１内の不確定な常駐中にその内容を保存するためにセルフリフレッシュモードに置かれ、データファブリック及びメモリコントローラのＰＬＬは、電源オフにされるのではなく、より低いレイテンシのディープスリープモードにされる。したがって、データファブリックは、画像センサプロセッサ等のリアルタイム周辺機器がメモリシステムに周期的にアクセスする能力を可能にするために、より低いレイテンシを提供する軽量アイドル状態ＤＦＣ１を提供する。図３のトラフィックモニタ３００は、以下でさらに説明するように、データファブリックＣステートがアクティブでない場合でも、セルフリフレッシュ状態（好ましい例では、行４３０及び４４０の２つのプリエンプティブＣステートのうち何れか）に入ることによって、揮発性メモリ（典型的にはＤＲＡＭ）が追加の電力を節約できるように、図示されたスキームと連動して動作する。

【0044】

図５は、いくつかの実施形態による、図３のトラフィックモニタ３００等のトラフィックモニタを有するラストレベルキャッシュを含むメモリシステムを動作させるためのプロセスのフローチャート５００を示している。図示されたプロセスは、図３のラストレベルキャッシュ及びトラフィックモニタ又は他の適切な実施形態とともに使用するのに適している。プロセスはブロック５０２で始まり、ここで、プロセスは、ラストレベルキャッシュと揮発性メモリコントローラとの間のトラフィックを監視し、例えば、図３の監視信号及び回路を使用することによって、アイドル状態を検出する。検出されたアイドル状態は、上述したように、ラストレベルキャッシュのクライアントトラフィックのアイドル状態にのみあてはまり、ＤＲＡＭへの非ＬＬＣスタッタリングクライアントトラフィックがこの時点で存在すると予想される。ブロック５０４において、アイドル状態の検出に応じて、プロセスは、メモリコントローラに、揮発性メモリがセルフリフレッシュモードに入るように命令させ、一方、ラストレベルキャッシュは、動作電力状態を維持し、データファブリックを介したキャッシュヒットに応答する。この実施形態では、プロセスは、図４の２つのプリエンプティブＣステートのうち何れかから選択された所望の電力状態を示す信号ＤｓｔａｔｅＳｅｌでメモリコントローラに信号を送り、所望のクロック低電力状態を示す信号ＦｃＳｔａｔｅＳｅｌでメモリコントローラに信号を送る。望ましい将来の状態は、データファブリックで使用されることが予想されるＣステートと一致するように、データファブリクックの電力状態コントローラによって設定されることが好ましい。例えば、データファブリックが直近にＤＦＣ１電力状態にあった場合、その状態は、データファブリックで次に使用されることが予想される状態とすることができ、したがって、メモリコントローラにおけるプリエンプティブＣステートのための所望の電力状態は、メモリコントローラにおける同じ条件を含むＵＭＣプリエンプティブＣ１電力状態である。

【0045】

ブロック５０６において、非ＬＬＣ処理（サービス）対象スタッタリングクライアントがスタッタモードにされ、次いで、ラストレベルキャッシュは、メモリコントローラがプリエンプティブＣステートにあり、揮発性メモリがセルフリフレッシュモードである間、データファブリックを介して残りのクライアントからのメモリアクセス要求を処理し続けることができる。（図６及び図７に関してさらに説明されるように、プロセスのこの時点で揮発性メモリへのアクセスを引き起こす動作は、セルフリフレッシュモードからの終了を引き起こす。）概して、データファブリックがＣステートに入る前又はメモリコントローラがプリエンプティブＣステートに入る前には、スタッタリングクライアントは、メモリに完全にアクセスでき、トラフィックを自由に生成することができる。メモリコントローラがブロック５０４でＣステートに入る場合に、非ＬＬＣキャッシュ可能スタッタリングクライアントは、これらのスタッタリングクライアントがメモリトラフィックを蓄積し、それをバーストで送信するスタッタモードに入る必要がある。データファブリックがＣステートにある場合に、スタッタリングクライアントのバッファは一杯になり、次いで、メモリへのアクセスを復元するようにデータファブリックに要求することによって、ウォーターマークレベルまで排出される。また、この機能は、５０４で入力されたプリエンプティブメモリコントローラＣステートと組み合わせて用いられる。データファブリックが未だＣステートでなくても、スタッタリングクライアントはスタッタモードに置かれる。

【0046】

図示されたシナリオでは、ブロック５０８において、指定されたタイプのＣステート、例えば、図４に示されたＣステートのうち何れかに入る準備が整う。ブロック５１０において、プロセスは、データファブリックによって入力されるＣステートが、メモリコントローラに対して既に指定されたＣステートと一致するか、又は、メモリコントローラに対して指定されたＣステートよりも軽いＣステートであるかを判定する。ほとんどの動作条件において、状態は一致する。しかしながら、データファブリックでトラフィック条件が変化した場合、それらが一致しない可能性がある。メモリコントローラのＣステートがデータファブリックと一致するか又はデータファブリックよりも深い場合、メモリコントローラは、必要最小限の深さの状態に入る遅延を既に被っており、プロセスはブロック５１４に進む。ブロック５１０において、メモリコントローラのＣステートがデータファブリック２６０のＣステートよりも軽い（データファブリックのＣステートがより深い）場合、プロセスはブロック５１２に進み、ここで、メモリコントローラに、セルフリフレッシュ状態から離れる揮発性メモリを含む現在のＣステートを離れて、メモリコントローラがデータファブリックで使用されるＣステートに入る場合にセルフリフレッシュ状態に再入力させる。メモリコントローラにおける指定された低電力状態が、データファブリックのＣステートによって要求されるものと一致する場合、プロセスはブロック５１４に進み、メモリコントローラは、メモリにセルフリフレッシュ状態を離れさせることなく、指定されたＣステート状態に入る。非ＬＬＣスタッタリングクライアントが先に既にスタッタモードにされているので（ブロック５０４）、データファブリックＣステートエントリは、プリエンプティブメモリコントローラＣステートの代わりにアクティブ状態からデータファブリックＣステートに入る場合に通常行うように、これらのクライアントを個別にスタッタモードにする必要はない。

【0047】

図示されたプロセスは、トラフィックモニタ３００によって制御されるより頻繁なメモリセルフリフレッシュ状態とともに、メモリコントローラのＣステート状態及びメモリＰＨＹのＣステート状態の両方における可変性を依然として可能にしながら、メモリコントローラの電力状態コントローラにおける小さく効率的な有限状態機械論理の使用を可能にするという利点を有する。

【0048】

図６は、いくつかの実施形態による、メモリコントローラがＣステートにある間にセルフリフレッシュ状態を離れるプロセスのフローチャート６００を示している。図示されたプロセスは、図３のラストレベルキャッシュおよびトラフィックモニタ又は他の適切な実施形態とともに使用するのに適している。ブロック６０２において、プロセスは、セルフリフレッシュ状態中にラストレベルキャッシュにおける揮発性メモリへのトラフィックを検出し、メモリコントローラは、図４での２つのプリエンプティブＣステートのうち何れか等のプリエンプティブＣステートにあり、データファブリック及びラストレベルキャッシュは動作可能である。そのようなトラフィックは、以前にキャッシュにヒットしただけであったラストレベルキャッシュクライアントによって、又は、非ＬＬＣスタッタリングクライアントがそれらのスタッターウォーターマークレベルに達しそれらのデータバッファを充填又はフラッシュするために揮発性メモリへのアクセスを要求することによって、引き起こされ得る。ブロック６０４で、プロセスは、関与するトラフィックのタイプに応じて、ＮｏｎＬＬＣＳｔｕｔｔｅｒＣｌｉｅｎｔＷａｋｅ信号又はＬＬＣＣｌｉｅｎｔＷａｋｅ信号の何れかでトラフィックモニタに信号を送る。ブロック６０６において、トラフィックモニタは、メモリコントローラの電力状態コントローラに、Ｃステートを終了し、揮発性メモリをセルフリフレッシュ状態から抜け出すように信号を送る。ブロック６０８において、揮発性メモリトラフィックは、ラストレベルキャッシュからメモリコントローラに送信され、メモリコントローラによって処理される。

【0049】

図７は、いくつかの実施形態による、メモリコントローラでの遅延Ｃステート終了を含む、データファブリックでのＣステートを終了するプロセスのフローチャート７００を示している。図示されたプロセスは、図３のトラフィックモニタ及びラストレベルキャッシュと共に使用される他の適切なトラフィックモニタ回路と共に使用するのに適している。プロセスは、ブロック７０２で始まり、データファブリック及びメモリコントローラは、図４の状態ＤＦＣ１又はＤＦＣ２の何れか等のＣステート又は低電力状態にある。揮発性メモリのトラフィックは、データファブリックで検出され、通常、データファブリックをＣＰＵ、ＧＰＵ及びリアルタイムクライアント等の様々なシステムクライアントに接続するマスタポートを監視する個別のトラフィックモニタによって検出される。

【0050】

ブロック７０４で、プロセスは、トラフィックが、非ＬＬＣ処理（サービス）可能トラフィックと呼ばれる、ラストレベルキャッシュでキャッシュしていないクライアントからのものであるか否かを判定する。そうである場合、プロセスはブロック７０４に進み、データファブリックにおいてＣステートを終了し、揮発性メモリにおいてセルフリフレッシュモードを終了することを含めて、メモリコントローラにおいてＣステートを終了する。そうでない場合、プロセスはブロック７０６に進み、データファブリックにおけるＣステートを終了する。例えば、図４に示されるＣステートをサポートする実施形態の場合、このブロックは、Ｃステート４１０又は４２０のうち何れかから、Ｃステート４３０又は４４０のうち何れかに進む。ブロック７０８に示すように、揮発性メモリにおけるセルフリフレッシュ状態の維持を含め、データファブリックにおけるＣステートが維持される。ブロック７１０において、この状態は、揮発性メモリへのアクセスが要求されるまで、又は、データファブリックが再びアイドルになってＣステートに入るまで、ＬＬＣによって処理されるキャッシュ可能なトラフィックで継続する。図示されるように、ラストレベルキャッシュでのキャッシュミス又は追い出しは、揮発性メモリへのアクセスを必要とする。理解され得るように、この図示されたプロセスは、揮発性メモリへのアクセスを必要とするメモリ要求が発生するまで、メモリコントローラがそのＣステートを離れることを遅延させ、ラストレベルキャッシュが、それが可能である全てのメモリ要求を処理するのを可能にするという利点を有する。また、図示されたプロセスは、揮発性メモリへのアクセスを必要とするトラフィックがなく、全てのトラフィックがＬＬＣによって処理され得るシナリオが発生した場合に、メモリコントローラがそのＣステートを離れることなく、データファブリックがＣステートを離れ、そのＣステートに再び入ることを可能にする。これらのシナリオの両方は、絶対に必要になるまで、メモリコントローラＣステート及びメモリセルフリフレッシュ状態の終了を回避することによって、著しい電力節約を提供する。

【0051】

図８は、いくつかの実施形態による、メモリコントローラがプリエンプティブＣステートにある状態で、データファブリックのＣステートに入るプロセスのフローチャート８００を示している。図示されたプロセスは、図３のトラフィックモニタ及びラストレベルキャッシュと共に使用される他の適切なトラフィックモニタ回路と共に使用するのに適している。プロセスはブロック８０２で始まり、メモリコントローラがＣステートにあり、揮発性メモリがセルフリフレッシュ状態にある間に、データファブリックがアイドルになる。例えば、図４のＣステートをサポートする実施形態では、メモリコントローラは、プリエンプティブＣステート４３０又は４４０のうち何れかにある。次に、ブロック８０４において、プロセスは、揮発性メモリにおけるセルフリフレッシュ状態を含むＣステートをメモリコントローラにおいて維持する。メモリコントローラにおけるＣステートが、データファブリックに対する所望のＣステートよりも軽い場合、このブロックは、メモリコントローラをより深いＣステートにすることを含み、これは、図５に関して説明したように、現在の状態を終了し、より深いＣステートに再び入ることを含み得る。ブロック８０６において、データファブリックは所望のＣステートに入る。このプロセスは、状態４３０又は４４０の何れかから状態４１０又は４２０の何れかへ（図４）の変化を表す。

【0052】

図９は、いくつかの実施形態による、トラフィックモニタの成功モニタをトレーニングするためのプロセスのフローチャート９００を示している。図示されたプロセスは、図３のトラフィックモニタ及びラストレベルキャッシュと共に使用される他の適切なトラフィックモニタ回路と共に使用するのに適している。プロセスは、ブロック９０２で成功モニタのトレーニングを開始する。メモリコントローラを介した揮発性メモリへの非スタッタリングトラフィックを有するトラフィック期間は、ＬＬＣＣｌｉｅｎｔＷａｋｅ信号に基づくトレーニングに使用され、非ＬＬＣ処理（サービス）可能スタッタリングトラフィックからのトラフィックは、トレーニングに使用されない。ブロック９０４で、データファブリックがアイドル状態になり、Ｃステートに置かれた場合、プロセスはブロック９０５に進み、トラフィックモニタのトレーニングを一時停止する。データファブリックがアイドルでない場合、メモリコントローラがプリエンプティブＣステートにあるか否かにかかわらず、プロセスはブロック９０６に続き、ここで、プロセスは現在のアイドルトラフィック期間がヒステリシスタイマの所望の値よりも長く続くか否かの予測を行うように成功モニタをトレーニングする。理解され得るように、フローチャートは一連のステップを示すが、トレーニングプロセスは進行中であってもよく、スタッタトラフィックがトレーニングを中断するイベントドリブン（event-driven）方式で制御され得る。

【0053】

図３の実施形態では、スタッタリングトラフィックはラストレベルキャッシュ３００でキャッシュされず、その期間の性質のために、成功モニタ３３２をトレーニングするのに役立たない。しかしながら、他の実施形態では、スタッタリングトラフィックのキャッシングは、ラストレベルキャッシュ３００において可能にされ得る。そのような実施形態では、トレーニングは、トラフィックがラストレベルキャッシュでキャッシングして提供される場合、スタッタリングトラフィックで行われ得る。

【0054】

図１０は、いくつかの実施形態による、ラストレベルキャッシュにおいて指定されたサブシステムからの保存／復元トラフィックを処理するためのプロセスのフローチャート１０００を示している。図示されたプロセスは、図３のトラフィックモニタ及びラストレベルキャッシュと共に使用される他の適切なトラフィックモニタ回路と共に使用するのに適している。ブロック１００２において、プロセスは、特定のサブシステム電力状態変化に対する保存／復元トラフィックを、ＬＬＣにおいてキャッシュ可能であるものとして指定する。好ましくは、この指定は、保存／復元トラフィックに使用されるメモリアドレス範囲をＬＬＣによってキャッシュ可能なものとして設定することによって行われる。そのように指定された保存／復元トラフィックは、例えば、上述したようなスリープ状態又はＣステートに及びスリープ状態又はＣステートからデータファブリックを遷移させるためのトラフィックであり得る。任意の他のサブシステム又はモジュールをスリープ状態に及びスリープ状態から遷移させるためのトラフィックは、いくつかの実施形態では、ＬＬＣによってキャッシュ可能として指定されてもよい。

【0055】

ブロック１００４において、メモリコントローラは、上述したようにプリエンプティブＣステートにある。そのような状態では、ブロック１００６において、ＬＬＣは、ＬＬＣにおいてキャッシュ可能であると指定された保存／復元トラフィックを処理（サービス）することができる。示されたプロセスの使用は、選択された保存及び復元トラフィックを処理するために、メモリコントローラをＣステートから解除し、揮発性メモリをセルフリフレッシュから解除するのを回避することによって電力を節約するという利点を有する。

【0056】

図２のＳＯＣ２１０又はラストレベルキャッシュ３００及びトラフィックモニタ３３０等のその任意の部分は、プログラムによって読み取られ、集積回路を製造するために直接的又は間接的に使用され得るデータベース又は他のデータ構造の形態のコンピュータアクセス可能データ構造によって記述又は表現され得る。例えば、本データ構造は、ベリログ又はＶＨＤＬ等の高位設計言語（ＨＤＬ）における、ハードウェア機能の挙動レベル記述又はレジスタ転送レベル（ＲＴＬ）記述であってもよい。記述は、合成ライブラリからゲートのリストを含むネットリストを生成するために記述を合成することができる合成ツールによって読み取ることができる。ネットリストは、集積回路を含むハードウェアの機能も表すゲートのセットを含む。ネットリストは、次に、マスクに適用される幾何学的形状を記述するデータセットを生成するために配置され、ルーティングされてもよい。次に、マスクを、様々な半導体製造工程で使用して、集積回路を製造してもよい。代替的に、コンピュータアクセス可能記憶媒体上のデータベースは、所望の場合、ネットリスト（合成ライブラリの有無にかかわらず）若しくはデータセット、又は、グラフィック・データ・システム（Graphic Data System、ＧＤＳ）ＩＩデータであってもよい。

【0057】

特定の実施形態を説明してきたが、これらの実施形態に対する様々な修正が当業者には明らかであろう。本明細書で開示されるプローブフィルタのための低電力状態保持とともに使用される様々な技術は、独立して又は他の技術とともに使用され得る。さらに、異なる技術及び回路を使用して、低電力状態保持に入る条件を検出することができる。

【0058】

したがって、添付の特許請求の範囲は、開示された実施形態の範囲に含まれる開示された実施形態の全ての変更を網羅することを意図している。

【図1】