特表 2024-546264 フレキシブルメモリシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-12-19

(54)【発明の名称】フレキシブルメモリシステム

(51)【国際特許分類】

   G06F 12/06 20060101AFI20241212BHJP

   G06F 12/00 20060101ALI20241212BHJP

   G06F 13/16 20060101ALI20241212BHJP

【ＦＩ】

G06F12/06 515J

G06F12/00 571A

G06F13/16 510A

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024535498

(86)(22)【出願日】2022-11-10

(85)【翻訳文提出日】2024-07-08

(86)【国際出願番号】 US2022049623

(87)【国際公開番号】W WO2023129287

(87)【国際公開日】2023-07-06

(31)【優先権主張番号】17/565,315

(32)【優先日】2021-12-29

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】591016172

【氏名又は名称】アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＤＥＶＩＣＥＳ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】100108833

【弁理士】

【氏名又は名称】早川 裕司

(74)【代理人】

【識別番号】100111615

【弁理士】

【氏名又は名称】佐野 良太

(74)【代理人】

【識別番号】100162156

【弁理士】

【氏名又は名称】村雨 圭介

(72)【発明者】

【氏名】ヴィジャシャンカー ヴィスワナサン

(72)【発明者】

【氏名】リチャード イー． ジョージ

(72)【発明者】

【氏名】マイケル ワイ． チョウ

【テーマコード（参考）】

5B160

【Ｆターム（参考）】

5B160MM03

5B160MM04

(57)【要約】

メモリシステムを動作させるための技術が開示される。この技術は、第１のメモリクライアントが、第１のメモリアドレスのデータにアクセスするための第１の要求を実行することであって、第１のメモリアドレスは、直接メモリ接続を介して第１のメモリクライアントに結合された第１のメモリ部のデータを指す、ことと、直接メモリ接続を介して第１の要求を処理することと、第１のクライアントが、第２のメモリアドレスのデータにアクセスするための第２の要求を実行することであって、第２のメモリアドレスは、交差接続を介して第１のクライアントに結合された第２のメモリ部のデータを指す、ことと、交差接続を介して第２の要求を処理することと、を含む。
【選択図】図８

【特許請求の範囲】

【請求項1】

メモリシステムを動作させる方法であって、
第１のメモリクライアントが、第１のメモリアドレスのデータにアクセスするための第１の要求を実行することであって、前記第１のメモリアドレスは、直接メモリ接続を介して前記第１のメモリクライアントに結合された第１のメモリ部のデータを指す、ことと、
前記直接メモリ接続を介して前記第１の要求を処理することと、
前記第１のメモリクライアントが、第２のメモリアドレスのデータにアクセスするための第２の要求を実行することであって、前記第２のメモリアドレスは、交差接続を介して前記第１のクライアントに結合された第２のメモリ部のデータを指す、ことと、
前記交差接続を介して前記第２の要求を処理することと、を含む、
方法。

【請求項2】

前記直接メモリ接続は、前記交差接続よりも高い帯域幅を有する、
請求項１の方法。

【請求項3】

前記直接メモリ接続は、前記交差接続よりも低いレイテンシを有する、
請求項１の方法。

【請求項4】

前記第１のメモリ部及び前記第２のメモリ部は、物理アドレス空間の一部を形成する、
請求項１の方法。

【請求項5】

前記第１のメモリクライアントによる要求に応じて、前記第１のメモリ部のデータを割り当てることを含む、
請求項１の方法。

【請求項6】

前記第１のメモリクライアントとは異なる第２のメモリクライアントによる要求に応じて、前記第２のメモリ部のデータを割り当てることを含む、
請求項１の方法。

【請求項7】

前記第１のメモリ部は、前記第２のメモリ部とは異なる帯域幅特性を有する、
請求項１の方法。

【請求項8】

前記第１のメモリ部は、前記第２のメモリ部とは異なるレイテンシ特性を有する、
請求項１の方法。

【請求項9】

前記第１のメモリ部は、前記第２のメモリ部とは異なる容量を有する、
請求項１の方法。

【請求項10】

前記第１のメモリ部は、前記第２のメモリ部とは異なるコストを有する、
請求項１の方法。

【請求項11】

システムであって、
第１のメモリ部と、
第２のメモリ部と、
直接メモリ接続を介して前記第１のメモリ部に結合され、交差接続を介して前記第２のメモリ部に結合された第１のメモリクライアントと、を備え、
前記第１のメモリクライアントは、
第１のメモリアドレスのデータにアクセスするための第１の要求を実行することであって、前記第１のメモリアドレスは、前記第１のメモリ部のデータを指す、ことと、
前記直接メモリ接続を介して前記第１の要求を処理することと、
第２のメモリアドレスのデータにアクセスするための第２の要求を実行することであって、前記第２のメモリアドレスは、前記第２のメモリ部のデータを指す、ことと、
前記交差接続を介して前記第２の要求を処理することと、
を行うように構成されている、
システム。

【請求項12】

前記直接メモリ接続は、前記交差接続よりも高い帯域幅を有する、
請求項１１のシステム。

【請求項13】

前記直接メモリ接続は、前記交差接続よりも低いレイテンシを有する、
請求項１１のシステム。

【請求項14】

前記第１のメモリ部及び前記第２のメモリ部は、物理アドレス空間の一部を形成する、
請求項１１のシステム。

【請求項15】

前記第１のメモリ部は、前記第１のメモリクライアントによる要求に応じて前記第１のメモリ部のデータを割り当てるように構成されている、
請求項１１のシステム。

【請求項16】

前記第２のメモリ部は、前記第１のメモリクライアントとは異なる第２のメモリクライアントによる要求に応じて、前記第２のメモリ部のデータを割り当てるように構成されている、
請求項１１のシステム。

【請求項17】

前記第１のメモリ部は、前記第２のメモリ部とは異なる帯域幅特性を有する、
請求項１１のシステム。

【請求項18】

前記第１のメモリ部は、前記第２のメモリ部とは異なるレイテンシ特性を有する、
請求項１１のシステム。

【請求項19】

前記第１のメモリ部は、前記第２のメモリ部とは異なる容量を有する、
請求項１１のシステム。

【請求項20】

前記第１のメモリ部は、前記第２のメモリ部とは異なるコストを有する、
請求項１１のシステム。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本願は、２０２１年１２月２９日に出願された米国特許出願第１７／５６５，３１５号の利益を主張し、参照により、本明細書に完全に記載されているように組み込まれる。

【背景技術】

【0002】

メモリ性能は、コンピューティングの重要な側面である。従って、コンピュータメモリは絶えず改良されている。

【0003】

添付の図面と共に例として与えられる以下の説明から、より詳細な理解を得ることができる。

【図面の簡単な説明】

【0004】

【図1】本開示の１つ以上の態様を実装することができる例示的な装置のブロック図である。

【図2】一例による、メモリシステムを示す図である。

【図3】各メモリクライアントが異なるクライアントチップ上にあるが、単一のメモリチップが全てのメモリ部を含む例示的な構成を示す図である。

【図4】各メモリクライアントが単一のチップ内に一緒に配置される例示的な構成を示す図である。

【図5】各メモリクライアントがそれ自身のクライアントチップ上にあり、各メモリ部がそれ自身のメモリチップ上にある構成を示す図である。

【図6】全てのメモリクライアントが単一のメモリクライアントチップ上にあり、各メモリ部が個別のメモリチップ上にある構成を示す図である。

【図7】全てのメモリクライアント及び全てのメモリ部並びに相互接続が単一のシステムオンチップ内に含まれる構成を示す図である。

【図8】一例による、メモリシステムを動作させる方法のフロー図である。

【発明を実施するための形態】

【0005】

メモリシステムを動作させるための技術が開示される。この技術は、第１のメモリアドレスにおけるデータにアクセスするために、第１のメモリクライアントによって第１の要求を実行することであって、第１のメモリアドレスは、直接メモリ接続（direct memory connection）を介して第１のメモリクライアントに結合された第１のメモリ部内のデータを指す、ことと、直接メモリ接続を介して第１の要求を処理することと、第１のクライアントによって、第２のメモリアドレスにおけるデータにアクセスするための第２の要求を実行することであって、第２のメモリアドレスは、交差接続（cross connection）を介して第１のクライアントに結合された第２のメモリ部内のデータを指す、ことと、交差接続を介して第２の要求を処理することと、を含む。

【0006】

図１は、本開示の態様が実装されている例示的な装置１００のブロック図である。装置１００は、例えば、コンピュータ、ゲーム装置、ハンドヘルド装置、セットトップボックス、テレビ、携帯電話、又は、タブレットコンピュータを含む。装置１００は、プロセッサ１０２、メモリ１０４、記憶装置１０６、１つ以上の入力装置１０８、及び、１つ以上の出力装置１１０を含む。また、装置１００は、オプションで、入力ドライバ１１２及び出力ドライバ１１４を含んでもよい。装置１００は、図１に示されていない追加の構成要素を含んでもよいことを理解されたい。

【0007】

プロセッサ１０２は、中央処理装置（ＣＰＵ）、グラフィック処理装置（ＧＰＵ）、同じダイ上に位置するＣＰＵ及びＧＰＵ、又は、１つ以上のプロセッサコアを含み、各プロセッサコアは、ＣＰＵ又はＧＰＵである。メモリ１０４は、プロセッサ１０２と同じダイ上に位置してもよいが、プロセッサ１０２とは別に位置してもよい。メモリ１０４は、揮発性又は不揮発性メモリ（例えば、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックＲＡＭ、キャッシュ）を含む。

【0008】

記憶装置１０６は、固定又はリムーバブル記憶装置（例えば、ハードディスクドライブ、ソリッドステートドライブ、光ディスク、フラッシュドライブ）を含む。入力装置１０８は、キーボード、キーパッド、タッチスクリーン、タッチパッド、検出器、マイクロフォン、加速度計、ジャイロスコープ、生体認証スキャナ、又は、ネットワーク接続（例えば、無線ＩＥＥＥ８０２信号の送信及び／又は受信のための無線ローカルエリアネットワークカード）を含む。出力装置１１０は、ディスプレイ、スピーカ、プリンタ、触覚フィードバック装置、１つ以上の光、アンテナ、又は、ネットワーク接続（例えば、無線ＩＥＥＥ８０２信号の送信及び／又は受信のための無線ローカルエリアネットワークカード）を含む。

【0009】

入力ドライバ１１２は、プロセッサ１０２及び入力装置１０８と通信し、プロセッサ１０２が入力装置１０８から入力を受信することを可能にする。出力ドライバ１１４は、プロセッサ１０２及び出力装置１１０と通信し、プロセッサ１０２が出力装置１１０に出力を送信することを可能にする。入力ドライバ１１２及び出力ドライバ１１４は、オプションの構成要素であること、並びに、装置１００は、入力ドライバ１１２及び出力ドライバ１１４が存在しない場合に、同じ方式で動作することに留意されたい。

【0010】

いくつかの実施形態では、プロセッサ１０２は、ソフトウェアのロード及び実行、ハードウェアとのインターフェース、メモリ管理、並びに、多くの他の機能等の様々な機能を提供するオペレーティングシステム１０３を実行する。いくつかの例では、メモリ管理は、メモリを要求するソフトウェア又はハードウェア等のエンティティのためにメモリ１０４（又は別のメモリ）の一部を予約することを含むメモリ割り当てを含む。

【0011】

図２は、一例による、メモリシステム２００を示している。メモリシステムは、メモリクライアント２０２及び統合メモリ２０４を含む。各メモリクライアント２０２は、対応する直接メモリ接続２０８を介して対応するメモリ部２０６に結合される。各直接メモリ接続２０８は、交差接続２１０を介して他の各直接メモリ接続２０８に結合される。

【0012】

各メモリクライアント２０２は、特定のタイプのタスクを実行する処理装置である。いくつかの例示的なメモリクライアント２０２は、中央処理装置、グラフィックス処理装置、入力及び／若しくは出力プロセッサ、マルチメディアプロセッサ、又は、メモリへのアクセスを利用する任意の他のタイプの処理構成要素を含む。いくつかの例では、統合メモリ２０４は、システムメモリ（例えば、メモリ１０４）であるか、その一部である。いくつかの例では、メモリクライアント２０２のうち何れか又は全ては、プロセッサ１０２の一部である。いくつかの例では、２つの異なるメモリ部２０６は、異なる性能特性を有する。いくつかの例示的な性能特性は、容量、レイテンシ、帯域幅、電力、及び、コストを含む。容量に関して、２つ以上のメモリ部２０６が異なる容量を有すること、すなわち、異なるバイト数を記憶することが可能である。レイテンシに関して、２つ以上のメモリ部２０６が異なるレイテンシを有することが可能であり、これは、そのような異なるメモリ部２０６が異なる時間量でアクセス要求（例えば、読み出し又は書き込み）に応答することを意味する。帯域幅に関して、２つ以上のメモリ部２０６が異なる帯域幅を有することが可能であり、ここで、帯域幅は、それらのメモリ部２０６が単位時間当たりに記憶又は読み出すことができるデータの量を意味する。コストに関して、２つ以上の異なるメモリ部２０６が、異なるコストを有するメモリ技術を用いて製造されることが可能であり、コストは、場合によっては、各記憶単位（例えば、各ギガバイト又はメガバイト）を製造するために必要とされる金額を指す。

【0013】

各メモリ部２０６の性能特性は、関連するメモリクライアント２０２との動作に合わせて調整される。一例では、１つのメモリクライアント２０２（ビデオプロセッサ等）は、より高い帯域幅でより良好に機能し、別のメモリクライアント２０２（中央処理装置等）は、より低いレイテンシでより良好に機能する。

【0014】

メモリクライアント２０２の各々は、関連するメモリ部２０６への直接メモリ接続２０８を有する。直接メモリ接続２０８は、関連するメモリクライアント２０２と関連するメモリ部２０６との間に高帯域幅及び／又は低レイテンシ接続を提供する。直接メモリ接続２０８の低レイテンシ及び／又は高帯域幅は、交差接続２１０によって提供されるものと比較される。言い換えれば、メモリクライアント２０２は、直接メモリ接続２０８のみを介して若しくは交差接続２１０のみを介して、又は、直接メモリ接続２０８の少なくとも一部と組み合わせて、任意のメモリ部２０６にアクセスすることができる。したがって、メモリクライアント２０２は、高性能で関連するメモリ部２０６にアクセスすることができ、全てのメモリクライアント２０２は、いくらか低い高性能で全てのメモリ部２０６にアクセスすることができる。直接接続２０８及び交差接続２１０は、共に、相互接続２０１を形成する。

【0015】

メモリ部２０６は、統合メモリ２０４の一部であることを理解されたい。統合メモリ２０４は、単一の連続した物理アドレス空間を有する。より具体的には、各メモリ部２０６は、アドレスのセットに対応するデータ要素を有する。メモリ部２０６の全てに対するアドレスのフルセットは、連続した物理メモリアドレス空間を形成する。一例では、各メモリ部２０６は、物理メモリアドレスの特定の範囲に関連付けられ、任意の特定のメモリ部２０６の最初の物理アドレス（最初のものを除く）は、前のメモリ部２０６の最後の物理アドレスの直後にある。したがって、統合メモリ２０４は、異なる性能特性を有する異なる部を有する単一の物理メモリアドレス空間を形成し、各部は、特定のメモリクライアント２０２に「専用」又は「関連付けられる」と考えられる。

【0016】

任意のメモリ部２０６が、任意の他のメモリ部２０６と同じ物理チップ上にあることが可能である。少なくとも１つのメモリ部２０６が、任意の他のメモリ部２０６とは異なる物理チップ上にあることも可能である。いくつかの例では、メモリ部２０６の全てが単一チップ内にある。他の例では、いくつかの（１つ以上の）メモリ部２０６が１つの物理チップ上にあり、別の（１つ又は１つ以上の）メモリ部２０６が別の物理チップ上にある。更に他の例では、メモリ部２０６の全てが、それら自体の物理チップ上にある。

【0017】

更に、統合メモリ２０４が、メモリクライアント２０２のうち１つ以上及び相互接続２０１の一部又は全部と同じ物理チップ上に含まれることが可能である。一例では、メモリクライアント２０２、相互接続２０１及び統合メモリ２０４の全てが、同じ物理チップ上にある。別の例では、メモリクライアント２０２は、そのメモリクライアント２０２に結合された直接接続２０８と、その直接接続に結合されたメモリ部２０６とチップを共有する。そのような例では、メモリクライアント２０２とメモリ部２０６との各組み合わせはチップ上にあり、これらのチップは交差接続２１０によって互いに結合される。

【0018】

上述したように、メモリクライアント２０２は、直接接続２０８を介して関連するメモリ部２０６にアクセスすることができ、交差接続２１０を介して他のメモリ部２０６にアクセスすることができる。したがって、メモリクライアント２０２が、そのメモリクライアント２０２に関連付けられたメモリ部２０６内にあるアドレスから要求されたデータを読み出すために読み出しアクセスを実行する場合、そのメモリ部２０６は、直接接続２０８を介してメモリクライアント２０２に要求されたデータを提供する。メモリクライアント２０２が、メモリクライアント２０２に関連付けられたメモリ部２０６内にあるアドレスにデータを書き込むために書き込みアクセスを実行する場合、メモリクライアント２０２は、直接接続２０８を介して関連付けられたメモリ部２０６にデータを送信する。メモリクライアント２０２が、そのメモリクライアント２０２に関連付けられていないメモリ部２０６内にあるアドレスから要求されたデータを読み出すために読み出しアクセスを実行する場合、メモリ部２０６は、メモリ部２０６をメモリクライアント２０２に結合する交差接続２１０を介して要求されたデータを提供する。メモリクライアント２０２が、メモリクライアント２０２に関連付けられていないメモリ部２０６内のアドレスにデータを書き込むために書き込みアクセスを実行する場合、メモリクライアント２０２は、交差接続２１０を介してメモリ部２０６にデータを送信し、交差接続２１０は、メモリクライアント２０２をメモリ部２０６に結合する。

【0019】

メモリ部２０６がメモリクライアント２０２に関連付けられる（若しくは対応する）、又は、メモリクライアント２０２がメモリ部２０６に関連付けられる（若しくは対応する）という記述は、メモリ部２０６が直接接続２０８を介してメモリクライアント２０２に結合されることを意味する。

【0020】

図３～図７は、メモリシステムの例示的な構成を示している。

【0021】

図３は、各メモリクライアント２０２が異なるクライアントチップ３０２上にあるが、単一のメモリチップ３０４がメモリ部２０６の全てを含む例示的な構成を示している。この例では、メモリ部２０６は、単一の物理メモリチップを共有する。しかしながら、各メモリクライアント２０２は、それ自体の個別の物理チップ（クライアントチップ３０２）上にある。

【0022】

図４は、各メモリクライアント２０２が単一のチップ４０２内に一緒に配置される例示的な構成を示している。更に、この構成では、メモリ部２０６も単一のメモリチップ３０４内に見られる。メモリクライアント２０２が存在するチップ４０２は、メモリ部２０６が存在するチップ３０４とは異なる。

【0023】

図５は、各メモリクライアント２０２がそれ自体のクライアントチップ３０２上にあり、各メモリ部２０６がそれ自体のメモリチップ５０２上にある構成を示している。この構成では、図示された要素の各々は、それ自体の物理チップ上にある。通信は、チップ間の接続を介して行われる。相互接続２０１は、それ自体のチップ上にあってもよく、又は、様々なチップ間の相互接続の組み合わせからなってもよい。

【0024】

図６は、全てのメモリクライアント２０２が単一のメモリクライアントチップ６０２上にあり、各メモリ部２０６が個別のメモリチップ５０２上にある構成を示している。この構成では、図示されたメモリクライアント２０２の全てが単一の物理チップを共有し、全てのメモリ部２０６がそれ自体のメモリチップ５０２を有する。相互接続２０１は、独立したチップ上にあってもよく、メモリクライアントチップ６０２と完全に若しくは部分的に統合されてもよく、及び／又は、メモリチップ５０２のうち１つ以上と完全に若しくは部分的に統合されてもよい。

【0025】

図７は、全てのメモリクライアント２０２及び全てのメモリ部２０６、並びに、相互接続２０１が単一のシステムオンチップ７０２内に含まれる構成を示している。この構成では、図示された各要素は同じ物理チップ上にある。

【0026】

上述したように、メモリ部２０６は、連続した物理アドレス空間を形成する。この物理アドレス空間は、仮想アドレス空間とは異なることを理解されたい。仮想アドレス空間は、アドレス変換システム（例えば、１つ以上のページテーブル、１つ以上の変換ルックアサイドバッファ及び／又は他の要素を含み得る）が仮想アドレスを物理アドレスに変換するアドレス空間である。物理アドレスは、メモリ自体にアクセスするために使用されるアドレスである。物理アドレスは、基礎となるメモリにアクセスするためにアドレス変換システムを必要としない。更に、メモリ部２０６は、物理アドレス空間の個別の部分であることを理解されたい。データにアクセスするために、１つのメモリ部２０６から別のメモリ部２０６にデータをコピーする必要はない。データは、相互接続２０１を介してメモリクライアント２０２によって直接アクセスすることができる。

【0027】

各メモリクライアント２０２がメモリ部２０６への直接接続２１０を有することは、本明細書の他の箇所で説明される。したがって、メモリクライアント２０２は、そのメモリクライアント２０２に関連付けられたメモリ部２０６にとって「最良の性能」であると考えられるものを有する。このため、オペレーティングシステム１０３からメモリ割り当てを要求する特定のメモリクライアント２０２上で実行されるソフトウェアに応答して、オペレーティングシステム１０３は、そのメモリクライアント２０２に関連付けられたメモリ部２０６内のそのメモリを割り当てる。一例では、グラフィックス処理装置（メモリクライアント２０２のうち何れか）を使用するビデオゲーム等のソフトウェアアプリケーションが、グラフィックス処理装置によって処理されるデータのためにオペレーティングシステム１０３からメモリ割り当てを要求する。これに応じて、オペレーティングシステム１０３は、グラフィックス処理装置に関連するメモリ部２０６上に要求されたメモリを割り当てる。したがって、オペレーティングシステム１０３は、メモリクライアント２０２に対応するメモリ部２０６内のメモリクライアント２０２にメモリを割り当てる。別の例では、生産性アプリケーション等のソフトウェアアプリケーションが、オペレーティングシステム１０３からメモリ割り当てを要求する。これに応じて、オペレーティングシステム１０３は、要求されたメモリを中央処理装置に関連するメモリ部２０６上に割り当てる。要するに、多くの状況において、オペレーティングシステム１０３は、プライマリメモリクライアント２０２に関連付けられたメモリ部２０６内のメモリを割り当てて、そのメモリ割り当てにおいてデータを使用する。

【0028】

各メモリクライアント２０２が１つの関連するメモリ部２０６を有することが示されているが、メモリシステムの実施形態は、そのように限定される必要がないことに留意されたい。具体的には、複数のメモリクライアント２０２が同じメモリ部２０６への直接接続２０８を有すること、及び／又は、複数のメモリ部２０６が同じメモリクライアント２０２への直接接続２０８を有することが可能である。

【0029】

図８は、一例による、メモリシステムを動作する方法のフロー図である。図１～図７のシステムに関して説明されているが、当業者は、任意の技術的に実現可能な順序で方法８００のステップを実施するように構成された任意のシステムが本開示の範囲に含まれることを理解するであろう。

【0030】

ステップ８０２において、第１のメモリクライアント２０２は、第１のメモリアドレスにおけるデータにアクセスするための第１の要求を実行する。第１のメモリアドレスは、第１のメモリ部２０６内のデータを指す。第１のメモリ部２０６は、直接メモリ接続２０８を介して第１のメモリクライアント２０２に結合される。ステップ８０４において、第１のメモリクライアント２０２は、直接メモリ接続２０８を介して第１の要求を処理（サービス）する。

【0031】

ステップ８０６において、第１のクライアント２０２は、第２のメモリアドレスにおけるデータにアクセスするための第２の要求を実行する。第２のメモリアドレスは、交差接続２１０を介して第１のクライアントに結合された第２のメモリ部２０６内のデータを指す。ステップ８０８において、第１のメモリクライアント２０２は、交差接続２１０を介して第２の要求を処理（サービス）する。

【0032】

いくつかの例では、直接メモリ接続２０８は、交差接続２１０よりも低いレイテンシを有する。いくつかの例では、直接メモリ接続２０８は、交差接続２１０よりも高い帯域幅を有する。いくつかの例では、オペレーティングシステム１０３は、第１のメモリ部が直接メモリ接続２０８を介して第１のメモリクライアントに結合されていることに起因して、第１のメモリ部内の第１のアドレスにおけるデータにメモリを割り当てる。いくつかの例では、オペレーティングシステム１０３は、データが第１のクライアント２０２上で実行されるソフトウェアに使用されていることに起因して、第１のメモリ部内の第１のアドレスのデータにメモリを割り当てる。いくつかの例では、オペレーティングシステム１０３は、第２のメモリ部が直接メモリ接続２０８を介して第２のメモリクライアントに結合されていることにより、第２のメモリ部内の第２のメモリアドレス内のデータにメモリを割り当てる。いくつかの例では、オペレーティングシステムは、データが第２のクライアント２０２上で実行されるソフトウェアのために使用されていることに起因して、第２のメモリ部内の第２のアドレスにおけるデータのためにメモリを割り当てる。

【0033】

本明細書では「チップ」という用語が使用されることがあるが、この用語は「パッケージ」と置き換えることができることを理解されたい。場合によっては、パッケージは、単一の物理エンティティであるが、複数の物理チップを有する。

【0034】

本明細書の開示に基づいて、多くの変形が可能であることを理解されたい。特徴及び要素が特定の組み合わせで上述されているが、各特徴又は要素は、他の特徴及び要素を用いずに単独で、又は、他の特徴及び要素を用いて若しくは用いずに様々な組み合わせで使用されてもよい。

【0035】

本明細書で説明する様々な要素は、本明細書で説明する機能を実行する回路として、プロセッサ上で実行されるソフトウェアとして、又は、それらの組み合わせとして実装される。図１において、プロセッサ１０２は、本明細書で説明される動作を実行するコンピュータプロセッサである。入力ドライバ１１２、出力ドライバ１１４、入力装置１０８及び出力装置１１０は、１つ以上のプロセッサ、ハードウェア又はそれらの組み合わせ上で実行されるソフトウェアである。メモリクライアント２０２、相互接続２０１及びメモリ部２０６は、本明細書で説明する動作を実行するハードワイヤード回路として、プロセッサとして、１つ以上のプロセッサ上で実行されるソフトウェアとして、又は、それらの組み合わせとして実装される。

【0036】

提供される方法は、汎用コンピュータ、プロセッサ又はプロセッサコアにおいて実施され得る。好適なプロセッサとしては、例として、汎用プロセッサ、専用プロセッサ、従来型プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、複数のマイクロプロセッサ、ＤＳＰコアに関連する１つ以上のマイクロプロセッサ、コントローラ、マイクロコントローラ、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）回路、任意の他のタイプの集積回路（ＩＣ）、及び／又は、状態マシンが挙げられる。そのようなプロセッサは、処理されたハードウェア記述言語（ＨＤＬ）命令及びネットリスト等の他の中間データ（そのような命令は、コンピュータ可読媒体に記憶させることが可能である）の結果を使用して製造プロセスを構成することによって製造され得る。そのような処理の結果はマスクワークとすることができ、このマスクワークをその後の半導体製造プロセスにおいて使用して、実施形態の態様を実施するプロセッサを製造する。

【0037】

本明細書に提供される方法又はフロー図は、汎用コンピュータ又はプロセッサによる実施のために非一時的なコンピュータ可読記憶媒体に組み込まれるコンピュータプログラム、ソフトウェア又はファームウェアにおいて実装され得る。非一時的なコンピュータ可読記憶媒体の例としては、読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、レジスタ、キャッシュメモリ、半導体メモリ装置、内蔵ハードディスク及びリムーバブルディスク等の磁気媒体、磁気光学媒体、並びに、ＣＤ－ＲＯＭディスク及びデジタル多用途ディスク（ＤＶＤ）等の光学媒体が挙げられる。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【国際調査報告】