特表 2024-546483 電力ダウンエントリ及びイグジットレイテンシを低減するためのシステム及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-12-24

(54)【発明の名称】電力ダウンエントリ及びイグジットレイテンシを低減するためのシステム及び方法

(51)【国際特許分類】

   G06F 15/78 20060101AFI20241217BHJP

   G06F 9/445 20180101ALI20241217BHJP

   G06F 1/324 20190101ALI20241217BHJP

【ＦＩ】

G06F15/78 517

G06F9/445

G06F1/324

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024534635

(86)(22)【出願日】2022-11-03

(85)【翻訳文提出日】2024-06-21

(86)【国際出願番号】 US2022048889

(87)【国際公開番号】W WO2023113931

(87)【国際公開日】2023-06-22

(31)【優先権主張番号】17/553,657

(32)【優先日】2021-12-16

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】591016172

【氏名又は名称】アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＤＥＶＩＣＥＳ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】100108833

【弁理士】

【氏名又は名称】早川 裕司

(74)【代理人】

【識別番号】100111615

【弁理士】

【氏名又は名称】佐野 良太

(74)【代理人】

【識別番号】100162156

【弁理士】

【氏名又は名称】村雨 圭介

(72)【発明者】

【氏名】マム－エング ン

(72)【発明者】

【氏名】ディリップ クマール ジャー

【テーマコード（参考）】

5B011

5B062

5B376

【Ｆターム（参考）】

5B011EA02

5B011LL13

5B062AA05

5B062HH02

5B062HH07

5B062HH08

5B376AE02

5B376AE03

5B376AE09

(57)【要約】

高速保存／復元のためのシステム及び方法が開示される。システム及び方法は、独立した電力ドメインに存在する１つ以上の論理ユニット（ＬＵ）と、各々が１つ以上のＬＵのうちの１つに関連付けられた１つ以上のデジタル周波数シンセサイザ（ＤＦＳ）であって、システム複合周波数をロックし、１つ以上のＬＵをシステム複合周波数にランプするように構成された１つ以上のＤＦＳと、１つ以上のスレーブ高速保存／復元制御（ＦＳＲＣ）ユニットであって、１つ以上のＬＵのうち何れかに関連付けられ、１つ以上のＬＵのＦＳＲＣ状態を保存／復元するように構成された１つ以上のスレーブＦＳＲＣユニットと、を備える。
【選択図】図３

【特許請求の範囲】

【請求項1】

低電力イグジットのための方法であって、
システムデジタル周波数シンセサイザ（ＤＦＳ）を利用して、システム複合周波数をロックすることと、
複数の論理ユニット（ＬＵ）のうち何れかに関連付けられた少なくとも１つのＤＦＳと通信する前記システムＤＦＳを利用することによって、前記複数のＬＵを前記システム複合周波数にランプすることと、
前記複数のＬＵのうちの何れかに関連付けられた少なくとも１つのスレーブＦＳＲＣユニットを利用して、前記複数のＬＵの各々について高速保存／復元制御（ＦＳＲＣ）状態を復元することと、
前記複数のＬＵのうちウェイクアップし復元されている少なくとも１つのＬＵについて、ランプされた周波数で低電力状態からイグジットし、前記複数のＬＵのうちウェイクアップしていないＬＵについて、最小低周波数状態までランプダウンすることと、
前記複数のＬＵのうちウェイクアップしている少なくとも１つのＬＵについて、リセットシーケンスを再開することと、を含む、
方法。

【請求項2】

前記低電力イグジットは、前記ＬＵにデータパケットを出力するプロデューサが、前記データパケットを受信するコンシューマと帯域幅において不整合であることを含む、
請求項１の方法。

【請求項3】

前記低電力イグジットは、前記ＬＵにデータパケットを出力するプロデューサが、前記データパケットを受信するコンシューマとスループットにおいて不整合であることを含む、
請求項１の方法。

【請求項4】

低電力エントリのための方法であって、
システムデジタル周波数シンセサイザ（ＤＦＳ）を利用して、複数の論理ユニット（ＬＵ）をシステム周波数にランプすることと、
前記複数のＬＵのうち何れかに関連付けられた少なくとも１つのスレーブＦＳＲＣユニットを利用して、前記複数のＬＵの各々について高速保存／復元制御（ＦＳＲＣ）状態を保存することと、
前記複数のＬＵのうちウェイクアップしている少なくとも１つのＬＵについて、前記システム周波数で低電力状態からイグジットし、前記複数のＬＵのうちウェイクアップしていないＬＵについて、最小低周波数状態までランプダウンすることと、
前記複数のＬＵのうち前記少なくとも１つのＬＵについて、リセットシーケンスを再開することと、を含む、
方法。

【請求項5】

前記低電力エントリは、前記ＬＵにデータパケットを出力するプロデューサが、前記データパケットを受信するコンシューマと帯域幅において不整合であることを含む、
請求項４の方法。

【請求項6】

前記低電力エントリは、前記ＬＵにデータパケットを出力するプロデューサが、前記データパケットを受信するコンシューマとスループットにおいて不整合であることを含む、
請求項４の方法。

【請求項7】

高速保存／復元のためのシステムであって、
独立した電力ドメインに存在する１つ以上の論理ユニット（ＬＵ）と、
各々が前記１つ以上のＬＵのうち何れかに関連付けられた１つ以上のデジタル周波数シンセサイザ（ＤＦＳ）であって、前記１つ以上のＤＦＳは、システム複合周波数をロックし、前記１つ以上のＬＵをシステム複合周波数にランプするように構成されている、１つ以上のＤＦＳと、
１つ以上のスレーブ高速保存／復元制御（ＦＳＲＣ）ユニットであって、各スレーブＦＳＲＣユニットは、前記１つ以上のＬＵのうち何れかに関連付けられており、前記１つ以上のＬＵのＦＳＲＣ状態を保存／復元するように構成されている、１つ以上のスレーブＦＳＲＣユニットと、を備える、
システム。

【請求項8】

前記１つ以上のＬＵは、ＣＰＵコア、グラフィックスコア又は他のプロセッサである、
請求項７のシステム。

【請求項9】

前記１つ以上のＬＵは、前記１つ以上のＬＵ間で共有される別のコンピュータユニットと相互作用する、
請求項７のシステム。

【請求項10】

１つ以上のＤＦＳの各ＤＦＳは、前記１つ以上のＬＵのうち何れかと一意にマッチングされている、
請求項７のシステム。

【請求項11】

１つ以上のスレーブＦＳＲＣユニットの各スレーブＦＳＲＣユニットは、前記１つ以上のＬＵのうち何れかと一意にマッチングされている、
請求項７のシステム。

【請求項12】

１つ以上のスレーブＦＳＲＣユニットの各スレーブＦＳＲＣユニットは、前記１つ以上のＤＦＳのうち何れかと一意にマッチングされている、
請求項７のシステム。

【請求項13】

前記ＤＦＳを介して各ＬＵに関連付けられた前記１つ以上のスレーブＦＳＲＣユニットとインターフェースするように構成されたマスタ高速保存復元制御（ＦＲＳＣ）ユニットを備える、
請求項７のシステム。

【請求項14】

前記マスタ／スレーブＦＳＲＣユニットは、低電力エントリ／イグジットシーケンス中に前記システム及びスレーブＦＳＲＣユニットのクロックを制御する、
請求項１３のシステム。

【請求項15】

前記マスタＦＳＲＣユニットは、各スレーブＦＳＲＣユニットと動作して前記ＬＵの周波数を制御する、
請求項１３のシステム。

【請求項16】

前記マスタＦＳＲＣユニットは、電力シーケンスの開始時にＬＵ ＤＦＳの最大周波数を有効にする、
請求項１３のシステム。

【請求項17】

前記電力シーケンスは、電力ダウンエントリ及び電力ダウンイグジットのうち何れかである、
請求項１６のシステム。

【請求項18】

各スレーブＦＳＲＣユニットは、低電力エントリ／イグジットシーケンス中にＬＵコンテキストを追跡し、非アクティブＬＵについては完了後に低周波数状態にエントリし、アクティブＬＵについては完了後に動作周波数状態にエントリする、
請求項７のシステム。

【請求項19】

電力ダウンエントリ及びイグジットレイテンシは、状態保存及び復元中に前記ＬＵ及び前記システムを最大周波数で動作させることによって低減される、
請求項７のシステム。

【請求項20】

低電力シーケンスは、前記ＬＵにデータパケットを出力するプロデューサが、前記データパケットを受信するコンシューマと帯域幅において不整合であること、及び、前記ＬＵにデータパケットを出力するプロデューサが、前記データパケットを受信するコンシューマとスループットにおいて不整合であることのうち何れかを含む、
請求項７のシステム。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本願は、２０２１年１２月１６日に出願された米国特許出願第１７／５５３，６５７号の利益を主張するものであり、その内容は、参照により本明細書に組み込まれる。

【背景技術】

【0002】

システム複合体（system complex）は、１つ以上の論理ユニット（logical unit、ＬＵ）からなる。システム複合体が電力ダウン状態にエントリ（enter）する及び電力ダウン状態からイグジット（exit）するのに必要な時間は、その状態の常駐性（residency）に影響を与える。エントリレイテンシ及びイグジットレイテンシがより短いと、状態における常駐性並びにエントリする可能性の両方を増加させ、全体的な電力低減をもたらす。

【0003】

添付の図面と共に例として与えられる以下の説明から、より詳細な理解を得ることができる。

【図面の簡単な説明】

【0004】

【図1】本開示の１つ以上の特徴を実装することができる、例示的なデバイスのブロック図である。

【図2】本開示の特徴に関連する追加の詳細を示す、デバイスの要素のブロック図である。

【図3】高速保存／復元のための高レベルシステムを示す図である。

【図4】図３のシステムにおける低電力イグジットの方法を示す図である。

【図5】図３のシステムにおける低電力エントリの方法を示す図である。

【図6】高速保存復元を提供するためのシステム及び方法の全体的なレイテンシ及び周波数のプロットを示す図である。

【発明を実施するための形態】

【0005】

電力ダウンエントリ（power down entry）及びイグジットレイテンシ（exit latency）を低減するためのシステム及び方法が説明される。システムは、独立した電力ドメインと、デジタル周波数シンセサイザ（digital frequency synthesizer、ＤＦＳ）と、を有する１つ以上の論理ユニットを含む。システム内のコントローラは、論理ユニットの電力状態を管理し、システムの電力ダウン状態をサポートする。システムの電力ダウン状態は、コントローラの状態が、電力ダウンエントリ時に保存され、電力ダウンイグジット時に復元されることを要求する。非アクティブなより低い周波数をサポートしながらエントリ及びイグジット周波数を最大化するための方法が説明される。状態保存及び復元中のより高い周波数により、全体的な電力効率を損なうことなく、電力ダウンエントリ及びイグジットレイテンシが大幅に低減される。

【0006】

ＳＯＣ低電力状態へのエントリは、状態の総遷移レイテンシによって制限される。状態の総遷移レイテンシは、エントリレイテンシ及びイグジットレイテンシの両方を含む。総レイテンシを低減することによって、追加のＳＯＣ低電力状態エントリが利用可能になり、エントリ当たりのＳＯＣ低電力状態常駐がより長くなり、全体的なＳＯＣ電力消費がより低くなり、バッテリ寿命がより長くなる。以前の解決策は、多くの場合、高いイグジットレイテンシを含んでいた。例えば、いくつかのソリューションにおける低電力エントリ／イグジットシーケンスは、１．４Ｇｈｚで発生し、復元レイテンシは、３００μｓである。

【0007】

説明されるシステム及び方法は、状態の総遷移レイテンシを改善し、ＣＰＵコア、グラフィックスコア等の論理ユニット（ＬＵ）に利益を与える次世代ＳＯＣにおいて採用することができる。高速保存／復元のためのシステム及び方法が開示される。システム及び方法は、独立した電力ドメインに常駐する１つ以上のＬＵと、各々が１つ以上のＬＵのうち何れかに関連付けられた１つ以上のＤＦＳであって、１つ以上のＤＦＳが、システム複合周波数をロックし、１つ以上のＬＵをシステム複合周波数にランプ（ramp）するように構成されている、１つ以上のＤＦＳと、１つ以上のスレーブ高速保存／復元制御（ＦＳＲＣ）ユニットであって、各スレーブＦＳＲＣが、１つ以上のＬＵのうちの１つに関連付けられ、各スレーブＦＳＲＣが、１つ以上のＬＵのＦＳＲＣ状態を復元するように構成されている、１つ以上のスレーブＦＳＲＣユニットと、を含む。

【0008】

低電力イグジットにおいて、システム及び方法は、システムＤＦＳを利用して、システム複合周波数をロックすることと、複数のＬＵのうち何れかに関連付けられた少なくとも１つのＤＦＳと通信するシステムＤＦＳを利用することによって、複数のＬＵをシステム複合周波数にランプすることと、複数のＬＵのうち何れかに関連付けられたスレーブＦＳＲＣユニットを利用して、ＬＵ ＦＳＲＣ状態を復元することと、ウェイクアップしている複数のＬＵについて、復元された周波数で低電力状態からイグジットし、ウェイクアップしていない複数のＬＵのうち何れかのＬＵについて、最小低周波数状態にランプダウンすることと、複数のＬＵのうち何れかのＬＵについて、リセットシーケンスを再開することと、を含む。低電力イグジットは、データパケットを受信するコンシューマと帯域幅において不整合である、ＬＵにデータパケットを出力するプロデューサを含むことができる。低電力イグジットは、データパケットを受信するコンシューマとスループットにおいて不整合である、ＬＵにデータパケットを出力するプロデューサを含むことができる。

【0009】

低電力エントリにおいて、システム及び方法は、システムＤＦＳを利用して、複数のＬＵをシステム周波数にランプすることと、複数のＬＵのうち何れかに関連付けられたスレーブＦＳＲＣユニットを利用して、複数のＬＵのうちウェイクアップしているＬＵについて、ＦＳＲＣ状態を保存することと、動作周波数で低電力状態からイグジットすることと、複数のＬＵのうちウェイクアップしていないＬＵについて、最小低周波数状態にランプダウンすることと、複数のＬＵのうち何れかのＬＵについてリセットシーケンスを再開することと、を含む。低電力エントリは、データパケットを受信するコンシューマと帯域幅において不整合である、ＬＵにデータパケットを出力するプロデューサを含むことができる。低電力エントリは、データパケットを受信するコンシューマとスループットにおいて不整合である、ＬＵにデータパケットを出力するプロデューサを含むことができる。

【0010】

システム及び方法は、ＣＰＵコア、グラフィックスコア又は他のプロセッサを含む１つ以上のＬＵを含むことができる。１つ以上のＤＦＳの各ＤＦＳは、１つ以上のＬＵのうち何れかと一意にマッチングさせることができる。１つ以上のスレーブＦＳＲＣユニットの各スレーブＦＳＲＣユニットは、１つ以上のＬＵのうち何れかと一意的に一致させることができる。１つ以上のスレーブＦＳＲＣユニットの各スレーブＦＳＲＣユニットは、１つ以上のＤＦＳのうち何れかと一意にマッチングさせることができる。システム及び方法は、ＤＦＳを介して各ＬＵ内の１つ以上のスレーブＦＳＲＣユニットとインターフェースするように構成されたマスタ高速保存復元制御（ＦＲＳＣ）ユニットを含む。マスタ／スレーブＦＳＲＣユニットは、低電力エントリシーケンス／イグジットシーケンス中に、システム及びスレーブＦＳＲＣユニットクロックを制御することができる。マスタＦＳＲＣユニットは、ＬＵ周波数を制御するために、各スレーブＦＳＲＣユニットとともに動作することができる。マスタＦＳＲＣユニットは、電力シーケンスの開始時にＬＵ ＤＦＳにおける最大周波数を有効にすることができる。電力シーケンスは、電力ダウンエントリ及び電力ダウンイグジットのうち何れかである。各スレーブＦＳＲＣユニットは、ＬＵコンテキスト保存又は復元を追跡し、非アクティブＬＵの保存又は復元完了後に低周波数状態にエントリすることができ、アクティブＬＵの保存又は復元完了後に動作周波数状態にエントリする。電力ダウンエントリ及びイグジットレイテンシは、状態保存及び復元中に、ＬＵ及びシステムを最大周波数で動作させることによって低減される。

【0011】

図１は、本開示の１つ以上の特徴を実装することができる例示的なデバイス１００のブロック図である。デバイス１００は、コンピュータ、ゲームデバイス、ハンドヘルドデバイス、セットトップボックス、テレビ、携帯電話、サーバ、タブレットコンピュータ、又は、他のタイプのコンピューティングデバイス等を含むことができる。デバイス１００は、プロセッサ１０２、メモリ１０４、記憶装置１０６、１つ以上の入力デバイス１０８、及び、１つ以上の出力デバイス１１０を含む。また、デバイス１００は、オプションで、入力ドライバ１１２及び出力ドライバ１１４を含むことができる。デバイス１００は、図１に示されていない追加の構成要素を含むことができることを理解されたい。

【0012】

様々な代替例では、プロセッサ１０２は、中央処理ユニット（central processing unit、ＣＰＵ）、グラフィックス処理ユニット（graphics processing unit、ＧＰＵ）、同じダイ上に位置するＣＰＵ及びＧＰＵ、又は、１つ以上のプロセッサコアを含み、各プロセッサコアは、ＣＰＵ又はＧＰＵとすることができる。様々な代替例では、メモリ１０４は、プロセッサ１０２と同じダイ上に位置するか、又は、プロセッサ１０２とは別に位置する。メモリ１０４は、揮発性又は不揮発性メモリ（例えば、ランダムアクセスメモリ（random access memory、ＲＡＭ）、ダイナミックＲＡＭ、キャッシュ）を含む。

【0013】

記憶装置１０６は、固定又はリムーバブル記憶装置（例えば、ハードディスクドライブ、ソリッドステートドライブ、光ディスク、フラッシュドライブ）を含む。入力デバイス１０８は、キーボード、キーパッド、タッチスクリーン、タッチパッド、検出器、マイクロフォン、加速度計、ジャイロスコープ、生体認証スキャナ、又は、ネットワーク接続（例えば、無線ＩＥＥＥ８０２シグナルの送信及び／又は受信のための無線ローカルエリアネットワークカード）を含むが、これらに限定されない。出力デバイス１１０は、ディスプレイ、スピーカ、プリンタ、触覚フィードバックデバイス、１つ以上の光、アンテナ、又は、ネットワーク接続（例えば、無線ＩＥＥＥ８０２シグナルの送信及び／又は受信のための無線ローカルエリアネットワークカード）を含むが、これらに限定されない。

【0014】

入力ドライバ１１２は、プロセッサ１０２及び入力デバイス１０８と通信し、プロセッサ１０２が入力デバイス１０８から入力を受信することを可能にする。出力ドライバ１１４は、プロセッサ１０２及び出力デバイス１１０と通信し、プロセッサ１０２が出力デバイス１１０に出力を送信することを可能にする。入力ドライバ１１２及び出力ドライバ１１４は、オプションの構成要素であること、並びに、デバイス１００は、入力ドライバ１１２及び出力ドライバ１１４が存在しない場合に、同じ方式で動作することに留意されたい。出力ドライバ１１６は、ディスプレイデバイス１１８に連結された加速処理デバイス（accelerated processing device、ＡＰＤ）１１６を含む。ＡＰＤは、プロセッサ１０２から計算コマンド及びグラフィックスレンダリングコマンドを受け入れて、それらの計算コマンド及びグラフィックスレンダリングコマンドを処理し、表示のためにピクセル出力をディスプレイデバイス１１８に提供する。以下で更に詳細に説明するように、ＡＰＤ１１６は、単一命令複数データ（single-instruction-multiple-data、ＳＩＭＤ）パラダイムに従って計算を行う１つ以上の並列処理ユニットを含む。こうして、様々な機能は、本明細書では、ＡＰＤ１１６によって又はＡＰＤ１１６と併せて行われるものとして説明されているが、様々な代替例では、ＡＰＤ１１６によって行われるものとして説明される機能は、追加的又は代替的に、ホストプロセッサ（例えば、プロセッサ１０２）によってドライブされない同様の能力を有する他のコンピューティングデバイスによって行われ、ディスプレイデバイス１１８にグラフィック出力を提供する。例えば、ＳＩＭＤパラダイムに従って処理タスクを行う任意の処理システムが、本明細書に説明される機能を行うことができることが企図される。代替的に、ＳＩＭＤパラダイムに従って処理タスクを行わないコンピューティングシステムも、本明細書に説明される機能を行うことができることが企図される。

【0015】

図２は、本開示の特徴に関連する追加の詳細を示すデバイス１００の要素のブロック図２００である。図２００は、複数のＣＰＵ２１０（ＣＰＵ２１０１及びＣＰＵ２１０２によって個々に表される）並びに複数のＧＰＵ２２０（ＧＰＵ２２０１及びＧＰＵ２２０２によって個々に表される）を含む。追加的に又は代替的に、ＣＰＵ及びＧＰＵが示されるが、当業者は、他のＩＰが、（ａ）ＣＰＵ及び（ａ）ＧＰＵのうち何れか又は両方と併せて、又は、その代わりに利用され得ることを理解するであろう。複数のＣＰＵ２１０及び複数のＧＰＵ２２０の各々は、１つ以上のネットワークバス２４０を介してシステム管理ネットワーク（system management network、ＳＭＮ）ルータ２３０に接続される。ＳＭＮルータ２３０は、別の一連のバスによって相互接続することができる。図示されたネットワークバス２４０のうちいくつかは、異なる幅を有し、異なるクロック周波数を使用して動作することができる。ＳＭＮルータ２３０は、単一のデバイスとすることができる。すなわち、一連のＳＭＮルータ２３０は、図２においていくつかの個別のボックスを使用して示されているが、単一のＳＭＮルータ２３０であり得る。代替的に、ＳＭＮルータ２３０は、通信可能に結合された一連の相互接続されたルータであり得る。

【0016】

システムは、独立した電力ドメインとＤＦＳとを有する１つ以上のＬＵを含む。システム内のコントローラは、論理ユニットの電力状態を管理し、システムの電力ダウン状態をサポートする。システムの電力ダウン状態は、コントローラの状態が、電力ダウンエントリ時に保存され、電力ダウンイグジット時に復元されることを要求する。非アクティブなより低い周波数をサポートしながらエントリ及びイグジット周波数を最大化するための方法が説明される。状態保存及び復元中のより高い周波数により、全体的な電力効率を損なうことなく、電力ダウンエントリ及びイグジットレイテンシが大幅に低減される。システム及び方法は、ＬＵの全体的な電力効率を損なうことなく、ＬＵが電力ダウンエントリ及びイグジットレイテンシを低減することを可能にするように、エントリ及びイグジット周波数を最大化することによって、図１及び図２に関して上述されるＬＵ（プロセッサ）に利益をもたらすことができる。

【0017】

低電力エントリ／イグジットレイテンシ問題は、不整合であるネットワークスループット及び／又は不整合であるネットワーク帯域幅の結果として生じる可能性がある。不整合のネットワークスループットは、一方の側が他方よりも低いスループットを有する場合に発生する可能性がある。不整合のネットワーク帯域幅は、一方の側が他方よりも低い帯域幅を有する場合に発生する可能性がある。追加的に又は代替的に、低電力エントリ遷移及びイグジット遷移の間、帯域幅及びスループットは同一であり得るが、周波数は不整合であり得る。

【0018】

例として、システムは１つ以上のＬＵを含み、その各々は、同一の帯域幅能力を有するネットワークを使用して接続される。レジスタアクセスがシリアライズされるので、各ＬＵは、保存／復元バーストシーケンスを処理するために複数のサイクルを必要とする。その結果、システムスループットは、個々のＬＵのスループットよりも高い。この不均衡は、ＬＵ周波数がシステム周波数よりも遅い場合に悪化する。図３に示されるように、このネットワークスループットの不均衡を克服するために、ＦＳＲＣユニットは、公称動作電力及び最小限のハードウェアサポートに影響を与えることなく、オンデマンドでスループットを増加させる。より具体的には、マスタＦＳＲＣユニット３４０は、低電力エントリ／イグジットシーケンスの始まりを検出する。イグジットシーケンスの場合、マスタＦＳＲＣユニット３４０は、ＰＬＬがロックするまで待機する（ＰＬＬロックは、エントリシーケンスには必要とされない）。イグジット／エントリの両方に対して、マスタＦＳＲＣユニット３４０は、マスタＤＦＳ３５０及びスレーブＤＦＳ３２０の両方を同じ周波数にランプする。復元／保存シーケンスは、低電力状態よりも高い周波数にロックされたＬＵ３１０から始まる。復元／保存が終了すると、スレーブＦＳＲＣユニット３６０は復元／保存シーケンスの終わりを検出し、シーケンス中にＬＵが依然として低電力状態にあるので、低電力周波数を復元するようにマスタＦＳＲＣユニット３４０に要求する。ＬＵ３１０及びシステム３００は、周波数を増加させるために同じ電力ドメイン内にあるので、増加した電圧は必要とされない。周波数は保存／復元中にのみ増加されるので、保存／復元スループットの増加が可能となり、これによりレイテンシが低減され、したがって公称動作電力への影響はない。

【0019】

同様に、システムネットワークデータレートは、１６ビットである。ＳＯＣネットワークデータレートは、３２ビットである。説明されるように、このネットワーク帯域幅不一致を克服するために、システム内部クロックをＳＯＣネットワーククロックの２倍に増加することができる。具体的には、最大周波数アップリフトは、バス幅不一致によって指定される。例えば、プロデューサバス幅がＮビットであり、コンシューマバス幅がＭビットであるとすると、最大周波数アップリフト乗算係数はＭ／Ｎである。具体的には、例えば、３２ビットプロデューサ及び６４ビットコンシューマの場合、最大周波数アップリフト乗算係数は２である。実装では最大周波数の場合のタイミングを満たす必要があるので、許容される最大周波数アップリフトは実装固有である。実装が最大周波数アップリフトＭ／Ｎをサポートする場合、システムＦＲＳＣは、コンシューマ周波数又はプロデューサ周波数のＭ／Ｎ係数に最も近い周波数除数を増加させることができ、これに基づいて、保存／復元シーケンスが始まる前により低いバス幅で実装され、ポストシーケンスが終わる場合に前の除数にスケールバックされる。

【0020】

図３は、高速保存／復元のための高レベルシステム３００を示す図である。システム３００は、独立した電力ドメインに常駐することができる１つ以上のＬＵ３１０を含む。図３に示されるように、論理ユニットは、ＬＵ０ ３１０．０、ＬＵ１ ３１０．１、ＬＵ２ ３１０．２～ＬＵｎ ３１０．ｎ（ＬＵ３１０と総称される）を含む。ＬＵ３１０は、例えば、ＣＰＵコア、グラフィックスコア又は他のプロセッサとすることができることを理解されたい。ＬＵ３１０は、例えば、Ｌ２又はＬ３キャッシュ（図示せず）、ＰＬＬを含むチップパーベイシブ論理（chip pervasive logic、ＣＰＬ）、システムユニットを順序付けるクロック又はリセットロジック等の共有ユニットと相互作用することができる。

【0021】

ＬＵ３１０の各々には、ＤＦＳ３２０が関連付けられている。図３に示されるように、デジタル周波数シンセサイザは、ＤＦＳ０ ３２０．０、ＤＦＳ１ ３２０．１、ＤＦＳ２ ３２０．２～ＤＦＳｎ ３２０．ｎ（ＤＦＳ３２０と総称される）を含む。図示されるように、ＤＦＳ３２０はＬＵ３１０と一意にマッチするが、ＬＵに一致するＤＦＳの他の構成を想定することができ、本明細書に含まれると理解されたい。

【0022】

スレーブ高速保存復元制御（ＦＳＲＣ）ユニット３６０は、ＬＵ３１０／ＤＦＳ３２０の各々に関連付けられている。図３において示される（かつ理解される）ように、スレーブ高速保存復元制御は、スレーブＦＳＲＣユニット０ ３６０．０、スレーブＦＳＲＣユニット１ ３６０．１（理解されるが具体的には示されていない）、スレーブＦＳＲＣユニット２（理解されるが具体的には示されていない）～スレーブＦＳＲＣユニットｎ（理解されるが具体的には示されていない）（且つスレーブＦＳＲＣユニット３６０と総称される）を含む。図示されるように、スレーブＦＳＲＣユニット３６０は、ＬＵ３１０及びＤＦＳ３２０に一意にマッチするが、ＬＵ／ＤＦＳに一致するＦＳＲＣユニットの他の構成を想定することができ、本明細書に含まれると理解されたい。

【0023】

システム３００は、ＤＦＳ３２０を介して各ＬＵ３１０内のスレーブＦＳＲＣユニット３６０とインターフェースするマスタ高速保存復元制御（ＦＲＳＣ）３４０を含む。マスタ／スレーブＦＳＲＣユニット３４０／３６０は、低電力エントリシーケンス／イグジットシーケンス中に、システム及びスレーブＦＳＲＣユニット３６０のクロックを制御する。マスタＦＳＲＣユニット３４０は、ＬＵ３１０周波数を制御するために、各スレーブＦＳＲＣユニット３６０と通信する。電力ダウンエントリ又はイグジットシーケンスの開始時に、マスタＦＳＲＣユニット３４０は、ＬＵ ＤＦＳ３２０内の最大周波数を有効にする。マスタＦＳＲＣユニット３４０は、電力ダウンエントリ又はイグジットシーケンスの開始を検出し、電力ダウンをイグジットする場合に位相ロックループ（phase lock loop、ＰＬＬ）再ロックの完了を検出し、システムＤＦＳ３５０と同じ周波数で各ＬＵ３１０ ＤＦＳ３２０を有効にする。ＰＬＬ及びＤＦＳ制御３３０は、ＰＬＬ、クロック及びＤＦＳ３２０に制御を提供する。マスタＦＳＲＣユニット３４０は、システム３００の外部との着信及び発信通信のために、構成バス３７０を介して通信する。

【0024】

各スレーブＦＳＲＣユニット３６０は、ＬＵ３１０コンテキストの保存又は復元を追跡し、非アクティブＬＵに対する保存又は復元完了後に低周波数状態にエントリし、アクティブＬＵに対する保存又は復元完了後に動作周波数状態にエントリする。

【0025】

具体的な構成において、システム３００及びそのＬＵ３１０は、独立した電力ドメインに常駐し、したがって、独立したＬＵ３１０電力状態を可能にする。システム３００の電力ドメイン内のコントローラは、ＬＵ３１０の電力状態を管理する必要がある。コントローラは、スレーブＦＳＲＣユニット３６０及びマスタＦＳＲＣユニット３４０の各々のためのクロック及びリセット制御である。システム３００内のマスタクロック及びリセットコントローラは、各分散ＬＵ３１０クロック及びリセットコントローラと相互作用する。コントローラは、一緒に、例えば、初期化、低電力エントリ／イグジット、Ｐ状態変更要求を扱う。スレーブ／マスタＦＳＲＣユニット３６０／３４０は、低電力エントリ／イグジットレイテンシ効率を改善するために、各ＬＵ３１０及びシステム３００にクロック及びリセットコントローラを含む。

【0026】

ＬＵ３１０が電力ゲート状態にエントリする場合、コントローラは、電力消費を低減するために低周波数状態にエントリする。ＬＵ３１０が電力ゲート状態からイグジットする場合、コントローラは低周波数状態からイグジットする。全てのＬＵ３１０が電力ゲート状態にエントリする場合、システム３００を電力ダウンさせることができる。電力ダウンエントリ及びイグジットプロセスの一部として、コントローラ状態が保存され、復元される。ＬＵ３１０が電力ゲートされる場合、コントローラは低周波数状態にあるので、保存及び復元は低周波数で発生し、したがってレイテンシに影響を与える。本システムは、全体的な電力効率を損なうことなく、電力ダウンエントリ及びイグジットレイテンシを低減するための方法及びシステムを提供する。

【0027】

電力ダウンエントリ及びイグジットレイテンシは、状態保存及び復元中にＬＵ３１０及びシステムを最大周波数で動作させることによって低減される。ＬＵ３１０の保存及び復元がシリアルに発生する場合、電力ダウンエントリ及びイグジットレイテンシの改善は、ＬＵ３１０計数とともに増加する。並行して発生するＬＵ３１０の保存及び復元は、システム帯域幅が飽和するまで同一のレイテンシ改善を提供する。

【0028】

示されるように、本システム及び方法は、システム性能と低電力とのバランスをとる。システム３００複合体は、電力ダウンエントリ／イグジットシーケンスの持続時間の間だけ周波数を調整する。各スレーブＦＳＲＣユニット３６０は、非アクティブＬＵの保存又は復元完了後に低周波数状態にエントリする。各スレーブＦＳＲＣユニット３６０は、アクティブＬＵの保存又は復元完了後に動作周波数状態にエントリする。

【0029】

図４は、図３のシステム３００における低電力イグジットの方法４００を示す図である。方法４００は、ステップ４０５において、低電力イグジットにエントリすることを含む。ステップ４０５における低パーイグジットにエントリすることは、例えば、割り込みを介して発生し得る。

【0030】

ステップ４１０において、方法４００は、システム周波数へのＰＬＬロッキングを含む。イグジット後、ＰＬＬは、システムの公称動作周波数にロックされる。

【0031】

ステップ４１５において、方法４００は、ＬＵスレーブＦＳＲＣユニットをシステム周波数にランプすることを含む。ステップ４１５において、マスタＦＳＲＣユニットは、スレーブＬＵ ＦＳＲＣユニット周波数をシステム周波数に整合させる。より古いシステムでは、ＬＵ内のスレーブＦＳＲＣユニットは、システム内のマスタＦＳＲＣユニットよりも遅い周波数で低電力状態に留まる。スレーブＦＳＲＣユニットのより遅い周波数は、より古いシステムにおいて復元レイテンシを引き起こす可能性がある。

【0032】

ステップ４２０において、方法４００は、ＬＵスレーブＦＳＲＣ状態を復元することを含む。ＬＵスレーブＦＳＲＣコンテキストの復元は、整合であるマスタ及びスレーブＦＳＲＣユニット周波数で発生する。より古いシステムでは、ＬＵスレーブＦＳＲＣコンテキストの復元は、不整合であるマスタＦＳＲＣユニット周波数及びスレーブＦＳＲＣユニット周波数で発生する。スレーブＦＳＲＣユニットのより遅い周波数は、より古いシステムにおいて復元レイテンシを引き起こす可能性がある。

【0033】

ステップ４２５において、方法４００は、システムリセットをイグジットすることを含む。

【0034】

ステップ４３０において、方法４００は、ＬＵがウェイクアップしているかどうかを決定することを含む。ウェイクアップすることは、例えば、完全な機能動作に移行することを含むことができる。ステップ４３０は、例えば、０個のＬＵから全てのＬＵまでのＬＵにわたって個別に発生し得る。ステップ４３０におけるそのような決定は、例えば、低電力イグジットに入ることを強制した割り込みに基づくことができる。

【0035】

ステップ４３０において、（０個のＬＵから全てのＬＵまでの）ＬＵがウェイクアップしていると判定される場合、方法４００は、ステップ４３５において、ステップ４１５から復元された周波数を使用して、ＬＵ（（０個のＬＵから全てのＬＵまで）ウェイクアップしているＬＵ）の低電力状態からイグジットすることと、ステップ４４０において、ＬＵのリセットシーケンスを開始することと、を含む。復元後、ＬＵスレーブＦＳＲＣユニットは、そのウェイク状態に応じて、動作周波数又は低電力周波数に遷移する。

【0036】

ステップ４３０において、ＬＵがウェイクアップしていないと判定される場合、方法４００は、ステップ４４５において、スレーブＦＳＲＣユニットを最小周波数までランプダウンすることと、ステップ４５０において、ＬＵを低電力状態のままにすることを含む。復元後、ＬＵスレーブＦＳＲＣユニットは、そのウェイク状態に応じて、動作周波数又は低電力周波数に遷移する。

【0037】

図５は、図３のシステム３００における低電力エントリの方法５００を示す図である。方法５００は、ステップ５０５において低電力エントリにエントリすることを含む。低電力エントリは、例えば、ビットタイマを監視すること等のイベントによって発生し得る。

【0038】

ステップ５１０において、方法５００は、ＬＵスレーブＦＳＲＣユニットをシステム周波数にランプすることを含む。低電力エントリの間、システムマスタＦＳＲＣユニットは、ＬＵスレーブＦＳＲＣユニットをシステム周波数にランプする。より古いシステムでは、コンテキスト保存中、ＬＵ内のスレーブＦＳＲＣユニットが低電力状態にあるため、その周波数はシステム内のマスタＦＳＲＣユニットよりも遅い。そのようなシステムでは、保存レイテンシは、より遅いＬＵスレーブＦＳＲＣユニット周波数によって制限される。

【0039】

ステップ５１５において、方法５００は、ＬＵスレーブＦＳＲＣ状態を保存することを含む。ＬＵスレーブＦＳＲＣコンテキストの保存は、整合であるマスタ及びスレーブＦＳＲＣユニット周波数で発生する。より古いシステムでは、ＬＵスレーブＦＳＲＣコンテキストの保存は、不整合であるマスタＦＳＲＣユニット周波数及びスレーブＦＳＲＣユニット周波数で発生する。そのようなシステムでは、保存レイテンシは、より遅いＬＵスレーブＦＳＲＣユニット周波数によって制限される。

【0040】

ステップ５２０において、方法５００は、ＬＵがウェイクアップしているかどうかを決定することを含む。ＬＵがウェイクアップしていることは、例えば、完全な機能動作に移行することを含むことができる。ステップ５２０は、例えば、０個のＬＵから全てのＬＵまでのＬＵにわたって個別に発生し得る。ステップ５２０におけるそのような決定は、例えば、低電力エントリを強制したイベントに基づくことができる。ステップ５１５の保存完了後に発生するものとして示されているが、ＬＵがウェイクアップしているかどうかのステップ５２０における決定は、ステップ５１５における保存の完了前であっても発生し得る。

【0041】

ステップ５２０において、ＬＵがウェイクアップしていると判定される場合、方法５００は、ステップ５２５において、動作周波数を使用してＬＵに対する低電力状態からイグジットする（中止する）ことと、ステップ５３０において、ＬＵのリセットシーケンスを開始することと、を含む。コンテキスト保存が完了すると、ＬＵスレーブＦＳＲＣユニットは、そのウェイク状態に応じて、動作周波数又は低電力周波数に遷移する。

【0042】

ステップ５２０において、（０個のＬＵから全てのＬＵまでの）ＬＵがウェイクアップしていないと判定される場合、方法５００は、ステップ５３５において、スレーブＦＳＲＣユニットを最小周波数までランプダウンすることと、ステップ５４０において、低電力状態にエントリすることと、を含む。コンテキスト保存が完了すると、ＬＵスレーブＦＳＲＣユニットは、そのウェイク状態に応じて、動作周波数又は低電力周波数に遷移する。

【0043】

システム３００及び方法４００及び方法５００を使用して電力ダウンエントリ／イグジットのレイテンシを低減することによって、より深い電力状態及びより長い常駐性が可能となり、バッテリ寿命が改善され、より低いイグジットレイテンシによってより良好なユーザエクスペリエンスがもたらされる。

【0044】

図６は、高速保存復元を提供するためのシステム及び方法の全体的なレイテンシ及び周波数のプロット６００を示す図である。具体的には、プロット６００は、説明される高速保存／復元のための周波数曲線６２０（ＧＨｚで表される）及びレイテンシ曲線６１０（μｓで表される）の表現を含む。図示されるように、直線的に増加する周波数を表す周波数曲線６２０が直線的に増加するにつれて、レイテンシを表すレイテンシ曲線６１０は指数関数的に減少する。

【0045】

本システム及び方法の全体的なレイテンシは、様々な要因に依存する。プロデューサは、概して、レジスタへの読み取り／書き込みがコンテキストを得るためにより多くのサイクルを必要とするので、スループットがより制限される。本実施形態は、シリアライズされたレジスタアクセスをサポートする。ネットワークがバーストトランザクションをサポートする場合であっても、論理ユニットにおいて内部的に各トランザクションがシリアライズされる。論理ユニットのバーストスループットは、周波数に対してほぼ直線的に増減する。プロデューサ－コンシューマ間のネットワーク帯域幅が考慮され、すなわち、コンシューマが非常に高い帯域幅を有する場合、プロデューサがすぐに飽和することはない。より高い電圧ランプアップ時間は、より高い動作周波数を使用して説明することができる。保存／復元シーケンスに伴う追加のオーバーヘッドも含まれる。理解されるように、コンシューマはデータパケットを入力し、プロデューサはデータパケットを出力する。コンシューマ／プロデューサ識別は、コンシューマ／プロデューサが状態に基づいてそれらの役割を変更することができるので、固定された役割ではない。例えば、低電力エントリでは、プロデューサはＬＵ及びシステムであり、コンシューマはＳＯＣネットワークであり、一方、低電力イグジットでは、プロデューサはＳＯＣネットワークであり、コンシューマはＬＵ及びシステムである。また、システム複合体及びＬＵは、それぞれイグジット／エントリの場合に互いに対してプロデューサ／コンシューマとみなすこともできる。

【0046】

全体的に、より低い周波数では、（通常動作中により高い周波数を扱うように設計されているので）プロデューサがコンシューマ帯域幅を飽和させることができないので、レイテンシはより高くなることが予想される。レイテンシは、周波数が増加するにつれて低減されるが、コンシューマがプロデューサの帯域幅を飽和させ得るより高い周波数ではシステムは飽和する。

【0047】

本明細書の開示に基づいて、多くの変形が可能であることを理解されたい。特徴及び要素が特定の組み合わせで上述されているが、各特徴又は要素は、他の特徴及び要素を用いずに単独で、又は、他の特徴及び要素を用いて若しくは用いずに様々な組み合わせで使用することができる。

【0048】

プロセッサ１０２、入力ドライバ１１２、入力デバイス１０８、出力ドライバ１１４、出力デバイス１１０、加速処理デバイス１１６、スケジューラ１３６、グラフィックス処理パイプライン１３４、計算ユニット１３２、ＳＩＭＤユニット１３８、ＬＵ３１０、ＦＳＲＣユニット３４０、３６０を含むがこれらに限定されない、図において示され及び／又は本明細書に説明される様々な機能ユニットは、汎用コンピュータ、プロセッサ若しくはプロセッサコアとして、又は、汎用コンピュータ、プロセッサ若しくはプロセッサコアによって実行可能な非一時的なコンピュータ可読記憶媒体若しくは別の媒体に記憶されているプログラム、ソフトウェア若しくはファームウェアとして実装することができる。提供される方法は、汎用コンピュータ、プロセッサ又はプロセッサコアにおいて実施することができる。好適なプロセッサとしては、例として、一般目的プロセッサ、特殊目的プロセッサ、従来型プロセッサ、デジタル信号プロセッサ（digital signal processor、ＤＳＰ）、複数のマイクロプロセッサ、ＤＳＰコアと関連付けられた１つ以上のマイクロプロセッサ、コントローラ、マイクロコントローラ、特定用途向け集積回路（Application Specific Integrated Circuit、ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array、ＦＰＧＡ）回路、任意の他のタイプの集積回路（integrated circuit、ＩＣ）、及び／又は、状態マシンが挙げられる。そのようなプロセッサは、処理されたハードウェア記述言語（hardware description language、ＨＤＬ）命令及びネットリストを含む他の中間データ（コンピュータ可読媒体に記憶させることが可能な命令）の結果を使用して製造プロセスを構成することによって製造することができる。そのような処理の結果は、マスクワークとすることができ、このマスクワークをその後の半導体製造プロセスにおいて使用して、本開示の特徴を実装するプロセッサを製造する。

【0049】

本明細書に提供される方法又はフローチャートは、汎用コンピュータ又はプロセッサによる実行のために非一時的なコンピュータ可読記憶媒体に組み込まれるコンピュータプログラム、ソフトウェア又はファームウェアにおいて実施することができる。非一時的なコンピュータ可読記憶媒体の例としては、読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、レジスタ、キャッシュメモリ、半導体メモリデバイス、内蔵ハードディスク及びリムーバブルディスク等の磁気媒体、磁気光学媒体、並びに、ＣＤ－ＲＯＭディスク及びデジタル多用途ディスク（ＤＶＤ）等の光学媒体が含まれる。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【国際調査報告】