知財求人 - 知財ポータルサイト「IP Force」
▶ アプライド マテリアルズ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2025-01-30
(54)【発明の名称】静電チャックセラミック表面処理のための方法
(51)【国際特許分類】
H01L 21/683 20060101AFI20250123BHJP
B24B 41/06 20120101ALI20250123BHJP
【ＦＩ】
H01L21/68 R
B24B41/06 L
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2024543462
(86)(22)【出願日】2023-01-23
(85)【翻訳文提出日】2024-09-19
(86)【国際出願番号】 US2023011303
(87)【国際公開番号】W WO2023146808
(87)【国際公開日】2023-08-03
(31)【優先権主張番号】17/584,503
(32)【優先日】2022-01-26
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390040660
【氏名又は名称】アプライド マテリアルズ インコーポレイテッド
【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ
【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．
(74)【代理人】
【識別番号】110002077
【氏名又は名称】園田・小林弁理士法人
(72)【発明者】
【氏名】ゴパラン， ラメシュ
(72)【発明者】
【氏名】ヒラハラ， ロバート トシハル
(72)【発明者】
【氏名】ウー， スタンリー
(72)【発明者】
【氏名】デセナ， マイケル プレストーザ
(72)【発明者】
【氏名】ボイド， ウェンデル
(72)【発明者】
【氏名】サリミアン， シアマック
(72)【発明者】
【氏名】ブレソツキー， トーマス
【テーマコード（参考）】
3C034
5F131
【Ｆターム（参考）】
3C034AA20
3C034BB71
3C034DD10
3C034DD20
5F131AA02
5F131AA03
5F131BA03
5F131BA04
5F131BA19
5F131BA23
5F131CA18
5F131CA68
5F131EA03
5F131EA04
5F131EB11
5F131EB79
(57)【要約】
本方法及び装置は、静電チャックのセラミック表面の適切な平坦化を確実にすることにより、静電チャックのチャッキング異常を低減する。いくつかの実施形態では、静電チャックアセンブリの上部セラミック表面を平坦化するための方法は、静電チャックアセンブリを第１の平坦化装置内に設置することと、静電チャックアセンブリの上部セラミック表面を変更することと、Ｓａのパラメータが約０．１ミクロン未満であり、Ｓｄｒのパラメータが約２．５パーセント未満であり、Ｓｚのパラメータが上部セラミック表面の約１０ｍｍ２の任意の所与の面積に対して約１０ミクロン未満であり、又は１ミクロンより大きいピット多孔性深さのパラメータが上部セラミック表面の面積の約０．１パーセント未満であるときに、静電チャックアセンブリの上部セラミック表面の変更を停止させることとを含みうる。
【選択図】図３
【選択図】図３
【特許請求の範囲】
【請求項1】
静電チャックアセンブリの上部セラミック表面を平坦化するための方法であって、前記静電チャックアセンブリを第１の平坦化装置内に設置することと、
前記第１の平坦化装置を用いて前記静電チャックアセンブリの上部セラミック表面を変更することと、
前記上部セラミック表面の算術平均高さ（Ｓａ）のパラメータが約０．１ミクロン未満であり、前記上部セラミック表面の界面の展開面積比（Ｓｄｒ）のパラメータが約２．５パーセント未満であり、前記上部セラミック表面の最大高さ（Ｓｚ）のパラメータが前記上部セラミック表面の約１０ｍｍ２の任意の所与の面積に対して約１０ミクロン未満であり、又は前記上部セラミック表面上の１ミクロンより大きいピット多孔性深さのパラメータが前記上部セラミック表面の面積の約０．１パーセント未満であるときに、前記静電チャックアセンブリの前記上部セラミック表面の前記変更を停止させることと
を含む、方法。
【請求項2】
前記上部セラミック表面の前記算術平均高さ（Ｓａ）のパラメータが約０．１ミクロン未満であり、前記上部セラミック表面の前記界面の展開面積比（Ｓｄｒ）のパラメータが約２．５パーセント未満であるときに、前記静電チャックアセンブリの前記上部セラミック表面の前記変更を停止させることを更に含む、請求項１に記載の方法。
【請求項3】
前記第１の平坦化装置が、ビーズブラスティング装置、研磨装置、ラッピング装置、グラインディング装置、又は化学機械平坦化（ＣＭＰ）装置を含む、請求項１に記載の方法。
【請求項4】
前記上部セラミック表面が、前記上部セラミック表面上に配置された複数のコンタクト要素を有しており、前記複数のコンタクト要素が、約２ミクロンと約２０ミクロンとの間の高さを有している、請求項１に記載の方法。
【請求項5】
前記複数のコンタクト要素がダイヤモンド状コーティング（ＤＬＣ）材料からなる、請求項４に記載の方法。
【請求項6】
第２の平坦化装置を用いて前記複数のコンタクト要素の各々の上部コンタクト要素表面を変更することと、前記上部コンタクト要素表面の算術平均高さ（Ｓａ）のパラメータが約０．１ミクロン未満であり、前記上部コンタクト要素表面の界面の展開面積比（Ｓｄｒ）のパラメータが約２．５パーセント未満であり、前記上部コンタクト要素表面の最大高さ（Ｓｚ）のパラメータが約１０ミクロン未満であり、又は前記上部コンタクト要素表面上の１ミクロンより大きいピット多孔性深さのパラメータが前記上部コンタクト要素表面の面積の約０．１パーセント未満であるときに、前記静電チャックアセンブリの前記上部コンタクト要素表面の前記変更を停止させることと
を更に含む、請求項４に記載の方法。
【請求項7】
前記第２の平坦化装置が、ビーズブラスティング装置、研磨装置、ラッピング装置、グラインディング装置、又は化学機械平坦化（ＣＭＰ）装置を含む、請求項６に記載の方法。
【請求項8】
前記上部セラミック表面の算術平均高さ（Ｓａ）のパラメータ、前記上部セラミック表面の前記界面の展開面積比（Ｓｄｒ）のパラメータ、前記上部セラミック表面の約１０ｍｍ２の任意の所与の面積の前記最大高さ（Ｓｚ）のパラメータ、又は前記上部セラミック表面の前記ピット多孔性深さのパラメータのうちの少なくとも１つを決定するために、インシトゥ表面計測装置からのデータを使用して、前記上部セラミック表面の前記変更を停止するための終点を決定することを更に含む、請求項１に記載の方法。
【請求項9】
改修された静電チャックアセンブリを復元し、約１ｍｍ以下のローカルセンターファインド（ＬＣＦ）位置動作パラメータを有効にする又は約２パーセント以下のシート抵抗（Ｒｓ）不均一性（ＮＵ）動作パラメータを生成するために、静電チャックアセンブリの上部セラミック表面改修プロセスにおいて使用される、請求項１に記載の方法。
【請求項10】
静電チャックの上面でウエハを支持するための装置であって、前記静電チャックの前記上面に堆積された複数のコンタクト要素であって、前記複数のコンタクト要素の各々が上部コンタクト要素表面を有している、複数のコンタクト要素
を備え、
前記上部コンタクト要素表面が、約０．１ミクロン未満の算術平均高さ（Ｓａ）のパラメータ、約２．５パーセント未満の界面の展開面積比（Ｓｄｒ）のパラメータ、約１０ミクロン未満の前記上部コンタクト要素表面の最大高さ（Ｓｚ）のパラメータ、又は前記上部コンタクト要素表面の面積の約０．１パーセント未満の１ミクロンより大きいピット多孔性深さのパラメータを備えた表面形態を有している、装置。
【請求項11】
前記表面形態が、約０．１ミクロン未満の算術平均高さ（Ｓａ）のパラメータ、及び約２．５パーセント未満の界面の展開面積比（Ｓｄｒ）のパラメータを有している、請求項１０に記載の装置。
【請求項12】
前記複数のコンタクト要素の各々が、約２ミクロンと約２０ミクロンとの間の高さを有している、請求項１０に記載の装置。
【請求項13】
前記複数のコンタクト要素の各々が、ダイヤモンド状コーティング（ＤＬＣ）材料からなる、請求項１０に記載の装置。
【請求項14】
実行されると、静電チャックアセンブリの上部セラミック表面を平坦化するための方法を実行させる命令を記憶した非一時的なコンピュータ可読媒体であって、前記方法が、前記静電チャックアセンブリを第１の平坦化装置内に設置することと、
前記第１の平坦化装置を用いて前記静電チャックアセンブリの上部セラミック表面を変更することと、
前記上部セラミック表面の算術平均高さ（Ｓａ）のパラメータが約０．１ミクロン未満であり、前記上部セラミック表面の界面の展開面積比（Ｓｄｒ）のパラメータが約２．５パーセント未満であり、前記上部セラミック表面の最大高さ（Ｓｚ）のパラメータが前記上部セラミック表面の約１０ｍｍ２の任意の所与の面積に対して約１０ミクロン未満であり、又は前記上部セラミック表面上の１ミクロンより大きいピット多孔性深さのパラメータが前記上部セラミック表面の面積の約０．１パーセント未満であるときに、前記静電チャックアセンブリの前記上部セラミック表面の前記変更を停止させることと
を含む、非一時的なコンピュータ可読媒体。
【請求項15】
前記上部セラミック表面の前記算術平均高さ（Ｓａ）のパラメータが約０．１ミクロン未満であり、前記上部セラミック表面の前記界面の展開面積比（Ｓｄｒ）のパラメータが約２．５パーセント未満であるときに、前記静電チャックアセンブリの前記上部セラミック表面の前記変更を停止させることを更に含む、請求項１４に記載の非一時的なコンピュータ可読媒体。
【請求項16】
ビーズブラスティング装置、研磨装置、ラッピング装置、グラインディング装置、又は化学機械平坦化（ＣＭＰ）装置を含む前記第１の平坦化装置を使用して、前記静電チャックアセンブリの前記上部セラミック表面を変更することを更に含む、請求項１４に記載の非一時的なコンピュータ可読媒体。
【請求項17】
前記上部セラミック表面の前記算術平均高さ（Ｓａ）のパラメータ、前記上部セラミック表面の前記界面の展開面積比（Ｓｄｒ）のパラメータ、前記上部セラミック表面の約１０ｍｍ２の任意の所与の面積に対して約１０ミクロン未満の前記上部セラミック表面の前記最大高さ（Ｓｚ）のパラメータ、又は前記上部セラミック表面の前記ピット多孔性深さのパラメータのうちの少なくとも１つを決定するために、インシトゥ計測装置からのデータを使用して、前記変更を停止するための終点を決定することを更に含む、請求項１４に記載の非一時的なコンピュータ可読媒体。
【請求項18】
前記上部セラミック表面が、前記上部セラミック表面上に配置された複数のコンタクト要素を有しており、前記複数のコンタクト要素が、約２ミクロンと約２０ミクロンとの間の高さを有している、請求項１４に記載の非一時的なコンピュータ可読媒体。
【請求項19】
第２の平坦化装置を使用して、前記複数のコンタクト要素の各々の上部コンタクト要素表面を変更することと、前記上部コンタクト要素表面の算術平均高さ（Ｓａ）のパラメータが約０．１ミクロン未満であり、前記上部コンタクト要素表面の界面の展開面積比（Ｓｄｒ）のパラメータが約２．５パーセント未満であり、前記上部コンタクト要素表面の最大高さ（Ｓｚ）のパラメータが約１０ミクロン未満であり、又は前記上部コンタクト要素表面上の１ミクロンより大きいピット多孔性深さのパラメータが前記上部コンタクト要素表面の面積の約０．１パーセント未満であるときに、前記静電チャックアセンブリの前記上部コンタクト要素表面の前記変更を停止させることと
を更に含む、請求項１８に記載の非一時的なコンピュータ可読媒体。
【請求項20】
前記上部コンタクト要素表面の前記算術平均高さ（Ｓａ）のパラメータ、前記上部コンタクト要素表面の前記界面の展開面積比（Ｓｄｒ）のパラメータ、約１０ミクロン未満の前記上部コンタクト要素表面の前記最大高さ（Ｓｚ）のパラメータ、又は前記上部コンタクト要素表面の前記ピット多孔性深さのパラメータのうちの少なくとも１つを決定するために、インシトゥ計測装置からのデータを使用して、前記変更を停止するための終点を決定することを更に含む、請求項１９に記載の非一時的なコンピュータ可読媒体。
【発明の詳細な説明】
【技術分野】
【0001】
［０００１］本原理の実施形態は、概して、半導体基板の半導体処理に関する。
【背景技術】
【0002】
［０００２］処理チャンバ内での処理のための半導体ウエハを保持するために、静電チャック（ＥＳＣ）が使用される。処理中にウエハが動いたり、処理前にウエハが正しく配置されなかったりすると、ウエハに汚染や欠陥が生じ、ウエハ上に形成される構造の性能が大幅に低下する可能性がある。ＥＳＣが古くなると、ウエハをＥＳＣに保持するための静的結合力が不規則になることがある。不均一な結合力はＥＳＣの不適切な機能を引き起こすことが多く、これによりウエハのクランピングにずれが生じ、更には、ウエハがＥＳＣの表面から持ち上げられる際に残る静的なクランピング力によって汚染物質を発生させる誤った結合力さえ生じることが、本発明者らによって観察された。
【0003】
［０００３］したがって、本発明者らは、より高性能の静電チャックを生産する改良された装置及びプロセスを提供している。
【発明の概要】
【0004】
［０００４］本明細書では、静電チャックセラミック表面の性能を高めるための方法及び装置が提供される。
【0005】
［０００５］いくつかの実施形態では、静電チャックアセンブリの上部セラミック表面を平坦化するための方法は、静電チャックアセンブリを第１の平坦化装置内に設置することと、第１の平坦化装置を用いて静電チャックアセンブリの上部セラミック表面を変更することと、上部セラミック表面の算術平均高さ（Ｓａ）のパラメータが約０．１ミクロン未満であり、上部セラミック表面の界面の展開面積比（Ｓｄｒ）のパラメータが約２．５パーセント未満であり、上部セラミック表面の最大高さ（Ｓｚ）のパラメータが上部セラミック表面の約１０ｍｍ２の任意の所与の面積に対して約１０ミクロン未満であり、又は上部セラミック表面上の１ミクロンより大きいピット多孔性深さのパラメータが上部セラミック表面の面積の約０．１パーセント未満であるときに、静電チャックアセンブリの上部セラミック表面の変更を停止させることとを含みうる。
【0006】
いくつかの実施形態では、本方法は、上部セラミック表面の算術平均高さ（Ｓａ）のパラメータが約０．１ミクロン未満であり、上部セラミック表面の界面の展開面積比（Ｓｄｒ）のパラメータが約２．５パーセント未満であるときに、静電チャックアセンブリの上部セラミック表面の変更を停止させることであって、第１の平坦化装置が、ビーズブラスティング装置、研磨装置、ラッピング装置（ｌａｐｐｉｎｇ ａｐｐａｒａｔｕｓ）、グラインディング装置（ｇｒｉｎｄｉｎｇ ａｐｐａｒａｔｕｓ）、又は化学機械平坦化（ＣＭＰ）装置を含み、上部セラミック表面が、上部セラミック表面上に配置された複数のコンタクト要素を有しており、複数のコンタクト要素が、約２ミクロンと約２０ミクロンとの間の高さを有しており、複数のコンタクト要素がダイヤモンド状コーティング（ｄｉａｍｏｎｄ ｌｉｋｅ ｃｏａｔｉｎｇ：ＤＬＣ）材料からなる、静電チャックアセンブリの上部セラミック表面の変更を停止させることと、第２の平坦化装置を用いて複数のコンタクト要素の各々の上部コンタクト要素表面を変更することと、上部コンタクト要素表面の算術平均高さ（Ｓａ）のパラメータが約０．１ミクロン未満であり、上部コンタクト要素表面の界面の展開面積比（Ｓｄｒ）のパラメータが約２．５パーセント未満であり、上部コンタクト要素表面の最大高さ（Ｓｚ）のパラメータが約１０ミクロン未満であり、又は上部コンタクト要素表面上の１ミクロンより大きいピット多孔性深さのパラメータが上部コンタクト要素表面の面積の約０．１パーセント未満であるときに、静電チャックアセンブリの上部コンタクト要素表面の変更を停止させることであって、第２の平坦化装置が、ビーズブラスティング装置、研磨装置、ラッピング装置、グラインディング装置、又は化学機械平坦化（ＣＭＰ）装置を含む、静電チャックアセンブリの上部コンタクト要素表面の変更を停止させることと、上部セラミック表面の算術平均高さ（Ｓａ）のパラメータ、上部セラミック表面の界面の展開面積比（Ｓｄｒ）のパラメータ、上部セラミック表面の約１０ｍｍ２の任意の所与の面積の最大高さ（Ｓｚ）のパラメータ、又は上部セラミック表面のピット多孔性深さのパラメータのうちの少なくとも１つを決定するために、その場（インシトゥ）表面計測装置からのデータを使用して、上部セラミック表面の変更を停止するための終点を決定することとを更に含み、及び／又は本方法が、改修された静電チャックアセンブリを復元し、約１ｍｍ以下のローカルセンターファインド（ｌｏｃａｌ ｃｅｎｔｅｒ ｆｉｎｄ：ＬＣＦ）位置動作パラメータを有効にする又は約２パーセント以下のシート抵抗（Ｒｓ）不均一性（ＮＵ）動作パラメータを生成するために、静電チャックアセンブリの上部セラミック表面改修プロセスにおいて使用される。
【0007】
［０００７］いくつかの実施形態では、静電チャックの上面にウエハを支持するための装置は、静電チャックの上面に堆積された複数のコンタクト要素を備え、ここで、複数のコンタクト要素の各々が、上部コンタクト要素表面を有しており、上部コンタクト要素表面が、約０．１ミクロン未満の算術平均高さ（Ｓａ）のパラメータ、約２．５パーセント未満の界面の展開面積比（Ｓｄｒ）のパラメータ、約１０ミクロン未満の上部コンタクト要素表面の最大高さ（Ｓｚ）のパラメータ、又は上部コンタクト要素表面の面積の約０．１パーセント未満の１ミクロンより大きいピット多孔性深さのパラメータを備えた表面形態を有している。
【0008】
［０００８］いくつかの実施形態では、本装置は、表面形態が、約０．１ミクロン未満の算術平均高さ（Ｓａ）のパラメータ、及び約２．５パーセント未満の界面の展開面積比（Ｓｄｒ）のパラメータを有しており、複数のコンタクト要素の各々が、約２ミクロンと約２０ミクロンとの間の高さを有しており、及び／又は複数のコンタクト要素の各々が、ダイヤモンド状コーティング（ＤＬＣ）材料からなることを含みうる。
【0009】
［０００９］いくつかの実施形態では、実行されると、静電チャックアセンブリの上部セラミック表面を平坦化するための方法を実行させる命令を記憶した非一時的なコンピュータ可読媒体であって、方法は、静電チャックアセンブリを第１の平坦化装置内に設置することと、第１の平坦化装置を用いて静電チャックアセンブリの上部セラミック表面を変更することと、上部セラミック表面の算術平均高さ（Ｓａ）のパラメータが約０．１ミクロン未満であり、上部セラミック表面の界面の展開面積比（Ｓｄｒ）のパラメータが約２．５パーセント未満であり、上部セラミック表面の最大高さ（Ｓｚ）のパラメータが上部セラミック表面の約１０ｍｍ２の任意の所与の面積に対して約１０ミクロン未満であり、又は上部セラミック表面上の１ミクロンより大きいピット多孔性深さのパラメータが上部セラミック表面の面積の約０．１パーセント未満であるときに、静電チャックアセンブリの上部セラミック表面の変更を停止させることとを含みうる。
【0010】
［００１０］いくつかの実施形態では、非一時的なコンピュータ可読媒体の方法は、上部セラミック表面の算術平均高さ（Ｓａ）のパラメータが約０．１ミクロン未満であり、上部セラミック表面の界面の展開面積比（Ｓｄｒ）のパラメータが約２．５パーセント未満であるときに、静電チャックアセンブリの上部セラミック表面の変更を停止させること、ビーズブラスティング装置、研磨装置、ラッピング装置、グラインディング装置、又は化学機械平坦化（ＣＭＰ）装置を含む第１の平坦化装置を使用して、静電チャックアセンブリの上部セラミック表面を変更すること、上部セラミック表面の算術平均高さ（Ｓａ）のパラメータ、上部セラミック表面の界面の展開面積比（Ｓｄｒ）のパラメータ、上部セラミック表面の約１０ｍｍ２の任意の所与の面積に対して約１０ミクロン未満の上部セラミック表面の最大高さ（Ｓｚ）のパラメータ、又は上部セラミック表面のピット多孔性深さのパラメータのうちの少なくとも１つを決定するために、その場（インシトゥ）計測装置からのデータを使用して、変更を停止するための終点を決定することであって、上部セラミック表面が、上部セラミック表面上に配置された複数のコンタクト要素を有しており、複数のコンタクト要素が、約２ミクロンと約２０ミクロンとの間の高さを有している、変更を停止するための終点を決定すること、第２の平坦化装置を使用して、複数のコンタクト要素の各々の上部コンタクト要素表面を変更すること、上部コンタクト要素表面の算術平均高さ（Ｓａ）のパラメータが約０．１ミクロン未満であり、上部コンタクト要素表面の界面の展開面積比（Ｓｄｒ）のパラメータが約２．５パーセント未満であり、上部コンタクト要素表面の最大高さ（Ｓｚ）のパラメータが約１０ミクロン未満であり、又は上部コンタクト要素表面上の１ミクロンより大きいピット多孔性深さのパラメータが上部コンタクト要素表面の面積の約０．１パーセント未満であるときに、静電チャックアセンブリの上部コンタクト要素表面の変更を停止させること、及び／又は上部コンタクト要素表面の算術平均高さ（Ｓａ）のパラメータ、上部コンタクト要素表面の界面の展開面積比（Ｓｄｒ）のパラメータ、約１０ミクロン未満の上部コンタクト要素表面の最大高さ（Ｓｚ）のパラメータ、又は上部コンタクト要素表面のピット多孔性深さのパラメータのうちの少なくとも１つを決定するために、その場（インシトゥ）計測装置からのデータを使用して、変更を停止するための終点を決定することを更に含みうる。
【0011】
［００１１］他の実施形態及び更なる実施形態を、以下に開示する。
【0012】
［００１２］上記で簡潔に要約されており、かつ以下で詳述する本原理の実施形態は、添付図面に示している本原理の例示的な実施形態を参照することにより理解されうる。しかし、本原理は他の等しく有効な実施形態を許容しうることから、添付図面は、本原理の典型的な実施形態のみを例示しており、ゆえに、範囲を限定するものと見なすべきではない。
【図面の簡単な説明】
【0013】
【図1】［００１３］本原理のいくつかの実施形態による、静電チャックアセンブリのコンタクト要素の上部セラミック表面又は上面を平坦化するための方法である。
【図2】［００１４］本原理のいくつかの実施形態による、静電チャックとチャッキング力の断面図を示す。
【図3】［００１５］本原理のいくつかの実施形態による、セラミック表面及びコンタクト要素表面が損傷している静電チャックの一部の断面図を示す。
【図4】［００１６］本原理のいくつかの実施形態による、表面の３次元形態及び関連するパラメータを示す。
【図5】［００１７］本原理のいくつかの実施形態による、表面の３次元形態及び関連するパラメータを示す。
【図6】［００１８］本原理のいくつかの実施形態による、コンタクト要素を有する静電チャックアセンブリを示す。
【発明を実施するための形態】
【0014】
［００１９］理解を容易にするために、複数の図に共通する同一の要素を指し示すのに、可能な場合には、同一の参照番号を使用した。図は縮尺通りに描かれておらず、分かりやすくするために簡略化されていることがある。１つの実施形態の要素及び特徴は、更なる記述がなくても、他の実施形態に有益に組み込まれることがある。
【0015】
［００２０］本方法及び装置は、改良された静電チャック（ＥＳＣ）セラミック表面及び／又はウエハパッド支持面を提供する。この改良により、シート抵抗の不均一性及び／又はウエハ位置決め誤差を低減し、ジョンセン・ラーベック（Ｊｏｈｎｓｅｎ－Ｒａｈｂｅｋ：Ｊ－Ｒ）原理で動作するＥＳＣのチャッキング性能を向上させることができる。ＥＳＣの性能を高める特定の特性を提供し、ＥＳＣの安定し信頼性の高い動作を確実にするために、セラミック表面及びパッド表面の表面形態が変更される。本発明者らは、特定の定量的表面形態特性が、ＥＳＣ上でのウエハの適切なチャッキング及びデチャッキングを確実にするために、効率的で信頼性の高い電荷分離及び均一性をもたらすことを発見した。
【0016】
［００２１］現在のＥＳＣ又は基板ホルダの多く、特にＪ－Ｒ原理で動作するホルダは、使用とともに、又は製造公差が悪いために、早期に故障したり、効力を失ったりする。裏側冷却ガス圧力が損失し、ウエハプロセスの均一性が低く、又は不均一な若しくは信頼性の低いチャッキング力を起因としてウエハが滑ってしまうために、新品又は中古のＥＳＣが故障する原因について、現在の典型的な理論によって説明がなされていない。しかし本発明者らは、この故障のメカニズムが、ＥＳＣのセラミック表面の表面粗さ又は形態の変化に起因することを発見した。更に本発明者らは、ピットが深くなったり広くなったりするなど、ウエハ処理中にＥＳＣの表面形態が変化すると、コンタクト要素又はウエハ支持パッドの機能が損なわれることを発見した。このコンタクト要素により、ウエハ裏側とＥＳＣの上部セラミック表面との間の均一な電荷分離が可能になり、これは、信頼性の高い均一なチャッキングに不可欠である。コンタクト要素はまた、例えば、限定されないが、ヘリウムガス又はアルゴンガスなどの裏側冷却ガスの臨界流と均一な圧力を許容するために、ウエハ裏側とＥＳＣの上部セラミック表面との間の均一な分離を維持することにも役立つ。コンタクト要素により提供される均一な分離によって、５～２０Ｔｏｒｒの圧力で動作する際に、２～８ミクロンの範囲内にある裏側ガスの平均自由経路が収容される。次いで、コンタクト要素の高さは、裏側ガスを通して十分かつ均一な熱伝導を保証するために、２～２０ミクロンの高さに設定される。本原理により、高温金属堆積製品処理に使用される窒化アルミニウム製ＥＳＣのようなセラミック表面及び／又はコンタクト要素に表面形態パラメータが提供され、ＥＳＣの高いチャッキング性能が得られることを確実にする。
【0017】
［００２２］Ｊ－Ｒ原理で動作するＥＳＣは、セラミック表面（通常、セラミック表面の下１ｍｍ）に埋め込まれた電極に電圧をかけることで作動する。電極からの電界により、セラミックの上面とウエハの底面又は裏側との間に電荷分離が生じる。例えば、電極に正電圧をかけると、電子がセラミック表面に引き寄せられ、ウエハの裏側に正電荷が残る。分離された逆電荷間の引力により、ＥＳＣの静的チャッキング力がもたらされる。本発明者らは、セラミック表面が粗くなりすぎたり、ピットが多くなりすぎたり、多孔性が増加しすぎたりすると、セラミック表面が均一な電荷分離を形成するのに必要な電荷の均一な流れを阻害することを発見した。更に本発明者らは、不均一な電荷分離が、プロセスの不均一性＝（ＲｓＮＵ％）、チャッキング又はデチャッキングの問題、裏側冷却ガス圧力の損失、及び／又はウエハの滑り（ローカルセンターファインド又はＬＣＦエラー）を含む、Ｊ－Ｒ ＥＳＣに見られる典型的な故障モードの原因となることを発見した。
【0018】
［００２３］本原理は、セラミック表面及びコンタクト要素の表面の形態を定量化するために使用でき、算術平均高さ（Ｓａ）、界面の展開面積比（Ｓｄｒ）、最大高さ（Ｓｚ）、及び表面積に対するピット多孔性面積の割合を含む表面形態パラメータに関する特定の制限を提供し、基板又はウエハの信頼性が高く安定したチャッキングを保証する。本発明者らは、スタイラス形状測定（ｓｔｙｌｕｓ ｐｒｏｆｉｌｏｍｅｔｒｙ）のようなＥＳＣ表面粗さの測定に用いられる典型的な計測法では、表面の詳細情報が十分に得られないことを発見した。本発明者らは、ＥＳＣ表面の表面形態パラメータ、Ｓａ、Ｓｄｒ、Ｓｚなどをレンダリングし、ＥＳＣ表面の表面形態を適切に決定できるようにするために、レーザ共焦点顕微鏡法、原子間力顕微鏡法（ＡＦＭ）など（これらに限定されない）の高度な方法を発見した。この計測方法及びパラメータにより、新素材ＥＳＣの表面をより良好に仕上げることができるようになり、また、使用済みＥＳＣの表面をビーズブラスト及び研磨などの信頼できる改修の指針をもたらす。
【0019】
［００２４］図１は、静電チャックアセンブリの上部セラミック表面を平坦化するための方法１００である。静電チャックアセンブリは、完全なＥＳＣを含む場合もあれば、ＥＳＣのウエハ支持部分のみを含む場合もある。いくつかの実施形態では、セラミックは酸化アルミニウム又は窒化アルミニウムなどでありうる。ブロック１０２では、静電チャックアセンブリが第１の平坦化装置内に設置される。いくつかの実施形態では、第１の平坦化装置は、ラッピング装置、グラインディング装置、研磨装置、ビーズブラスティング装置、又は化学機械平坦化（ＣＭＰ）装置などを含む機械ベースの平坦化装置でありうる。本原理の技法は、平坦化装置の種類によって限定されるものではない。ブロック１０４では、静電チャックアセンブリの上部セラミック表面が、第１の平坦化装置によって変更される。具体的には、上部セラミック表面の表面形態がより平坦化された状態に変更される。ブロック１０６において、静電チャックアセンブリの上部セラミック表面の変更は、上部セラミック表面の表面形態に関して所定のパラメータが得られたときに停止される。いくつかの実施形態では、パラメータは、第１の平坦化装置又は第２の平坦化装置に関連するその場（インシトゥ）計測装置（共焦点レーザ、ＡＦＭなど）から平坦化プロセスの間に決定されうる。
【0020】
［００２５］いくつかの実施形態では、セラミック表面の変更を容易にするために、セラミック表面の変更前に、上部セラミック表面上で、表面形態測定が行われうる。プロセスを変更させる時間を推定することは、開始表面形態パラメータを所定の表面形態パラメータと比較することによって、かつ平坦化装置の種類及びプロセスに基づいて、行われうる。いくつかの実施形態では、静電チャックアセンブリの上部セラミック表面の変更を停止させることとは、上部セラミック表面の算術平均高さ（Ｓａ）のパラメータが約０．１ミクロン未満であり、上部セラミック表面の界面の展開面積比（Ｓｄｒ）のパラメータが約２．５パーセント未満であり、上部セラミック表面の最大高さ（Ｓｚ）のパラメータが上部セラミック表面の約１０ｍｍ２の面積に対して約１０ミクロン未満であり、及び／又は上部セラミック表面上の１ミクロンより大きいピット多孔性深さのパラメータが上部セラミック表面の面積の約０．１パーセント未満であるときに、行われる。Ｓｚパラメータは、コンタクト要素のコンタクト表面積にほぼ等しい面積で決定される。典型的なコンタクト要素は、約１０ｍｍ２のコンタクト表面積又は支持表面積を有しうる。本発明者らは、Ｓｚパラメータがコンタクト要素の高さ（図６の高さ６０４を参照）を超えないようにする必要があることを発見した。コンタクト要素は、最大で約２０ミクロンの高さを有しうる。いくつかの実施形態では、Ｓｚパラメータは、任意の所与の領域内に設置されたコンタクト要素への悪影響を確実に最小限に抑えるために、ＥＳＣの上部セラミック表面の任意の所与の領域内で約１０ミクロン未満である。
【0021】
［００２６］いくつかの実施形態では、同じ表面形態のパラメータが、静電チャックのセラミック表面上に堆積されるコンタクト要素の表面にも適用されうる。すなわち、方法１００は、第２の平坦化装置を用いて複数のコンタクト要素の各々の上部コンタクト要素表面を変更することと、上部コンタクト要素表面の算術平均高さ（Ｓａ）のパラメータが約０．１ミクロン未満であり、上部コンタクト要素表面の界面の展開面積比（Ｓｄｒ）のパラメータが約２．５パーセント未満であり、上部コンタクト要素表面の最大高さ（Ｓｚ）のパラメータが約１０ミクロン未満であり、又は上部コンタクト要素表面上の１ミクロンより大きいピット多孔性深さのパラメータが上部コンタクト要素表面の面積の約０．１パーセント未満であるときに、静電チャックアセンブリの上部コンタクト要素表面の変更を停止させることとを更に含みうる。
【0022】
［００２７］いくつかの実施形態では、第２の平坦化装置は、ラッピング装置、グラインディング装置、研磨装置、ビーズブラスティング装置、又は化学機械平坦化（ＣＭＰ）装置などを含む機械ベースの平坦化装置でありうる。本原理の技法は、平坦化装置の種類によって限定されるものではない。場合によっては、第１の平坦化装置と第２の平坦化装置は、同じ種類の装置であってもよいし、異なる種類の装置であってもよい。いくつかの実施形態では、セラミック表面及び／又はコンタクト要素が所定のパラメータを満たす場合、方法１００は、静電チャックを復元して、約１ｍｍ以下のローカルセンターファインド（ＬＣＦ）位置動作パラメータを有効にするか、又は約２パーセント以下のシート抵抗（Ｒｓ）不均一性（ＮＵ）動作パラメータを生成するために、静電チャック改修プロセスで使用することができる。
【0023】
［００２８］変更プロセスを停止させるための所定のパラメータは、静電チャックの動作に関する本発明者らの観察に基づいている。図２のビュー２００Ａに描かれているように、埋め込み電極２０８が正の直流電源２１０に接続されている静電チャックの上部セラミック部分２０２Ａは、埋め込み電極２０８において正の電荷２１８を生成する。埋め込み電極２０８の電界は、上部セラミック部分２０２Ａの表面２２０Ａに負の電荷層２１２Ａを誘導する。本発明者らは、上部セラミック部分２０２Ａの表面形態が上述のように所定のパラメータを満たす又は超えると、上部セラミック部分２０２Ａの表面２２２Ａにおける負電荷層２１２Ａが表面２２０Ａにわたって均等に分散されることを発見した。この均等な分散により、ウエハ２０４ａの裏側２２４Ａに、等しく反対の正電荷層２１４Ａが形成される。等しいが反対の電荷層は、ウエハ２０４Ａを静電チャックにチャックする吸引力を生み出す。最小限のコンタクトパッド又はコンタクト要素２０６Ａは、コンタクト要素２０６Ａの高さ２２０に等しい距離だけ、ウエハ２０４Ａを上部セラミック部分２０２Ａの表面２２２Ａから分離した状態に維持する。コンタクト要素２０６Ａの上面には、小さな正電荷層２１６Ａが形成されうる。
【0024】
［００２９］本発明者らは、セラミック部分２０２Ｂの表面２２２Ｂが上述の所定のパラメータを満たさない場合、図２のビュー２００Ｂに描かれているように、種々の電荷層が不均一になることを発見した。本発明者らは、表面の不完全性が上述の所定のパラメータを超えると、負電荷層２１２Ｂが不均一になり、これにより、ウエハ２０４Ｂの裏側２２４Ｂに不均一な正電荷層２１４Ｂが生成され、また、コンタクト要素２０６Ｂの上面に不均一な小さな正電荷層２１６Ｂが生成されることを発見した。場合によっては、より高密度の電荷層相互作用（引力）を有する領域が、処理のために静電チャック上に設置されると、ウエハ２０４Ｂが中心からずれる（ＬＣＦエラー）原因となりうる。ウエハの中心がずれていると、不均一な堆積やエッチングなど、多くの処理エラーを引き起こす可能性があり、ウエハ上に形成される構造の性能問題につながる。また、不均一な電荷層により、ＤＣチャッキング電力が除去されるときに、滞留時間がより長くなりうる。滞留時間が長くなると、ウエハを静電チャックから持ち上げる際に吸引力が発生し、静電チャックやウエハ裏側の表面損傷、あるいは静電チャックのセラミック表面からのコンタクト要素の脱落すら引き起こしかねない。吸引力による滞留時間の増加によって引き起こされる粒子汚染は、処理されたウエハの性能問題の原因となる。
【0025】
［００３０］図３のビュー３００に描かれているように、本発明者らは、静電チャックのセラミック部分２０２Ｂの表面を精査し、表面２２２Ｂに見られる異なるタイプの損傷又は粗さを調査した。表面２２２Ｂの一部のピッティング（ｐｉｔｔｉｎｇ）３０６は、ウエハ処理中の浸食によるか、又はコンタクト要素２０６Ｂのコンフォーマル堆積により、コンタクト要素３０８の一部が堆積時にピットに紛れ込んだ（堆積は下地のセラミック表面とコンフォーマルである）ために、コンタクト要素２０６Ｂに損傷を与えた。損傷したコンタクト要素２０６Ｂは、コンタクト要素２０６Ｂの支持面３１０が少なくなったため、コンタクト要素２０６Ｂの性能を大幅に低下させた。また、本発明者らは、セラミック部分２０２Ｂの表面損傷により、ウエハ２０４Ｂの裏側とセラミック部分２０２Ｂの表面２２２Ｂとの対向する電荷層の最適分離距離３０２Ａが飛躍的に増大することを発見した。例えば、表面２２２Ｂ内のピット３０６により、分離距離３０２Ｂが２倍近く長くなり、ピット３０６の底部となった表面に形成された負電荷３０４の効果が劇的に弱まり、静電チャックの保持力が低下し、経路（分離距離３０２Ｂ）が長くなるため放電時間が長くなる。
【0026】
［００３１］本発明者らは、静電チャックの性能を大幅に低下させるであろう粗さパラメータを決定するために、線形スタイラス表面形状測定装置のような従来のコンタクト表面形状測定装置を使用しようと試みた。しかし、本発明者らは、２つの静電チャックの平均粗さがマイクロインチ又はＲａで同じであると測定されても、２つの静電チャックのチャッキング性能は大きく異なることを発見した。更に検討した結果、スタイラス形状測定装置は、チャッキング性能を変化させる表面形態と、チャッキング性能を実質的に低下させない表面形態とを区別できないだろう（Ｒａを同一に測定）ことを本発明者らは発見した。本発明者らは、表面形態を特性評価する他の手段を模索し、レーザ共焦点顕微鏡が表面形態のより有用な３次元測定を可能にすることを発見した。レーザ共焦点データにより、セラミック表面の複数の平面を測定し、３Ｄモデルを作成することができるだろう。３Ｄモデルのデータから、算術平均高さＳａが決定されるだろう。図４のビュー４００Ａに描かれているように、その算術平均高さ４０２は、平均面４０８に対するピーク４０４と谷４０６の絶対値からなる。算術平均高さ４０２は、絶対縦座標Ｚ（ｘ，ｙ）と評価面積（セラミック表面の表面積）との算術平均を表す。Ｓａは、以下（式１）のように表すことができる。ここで、Ａは表面積である。
本発明者らは、算術平均高さ４０２が、傷、汚染、測定ノイズによる影響を大きく受けないため、静電チャックの表面形態に関して安定した結果を提供することを発見した。更に、本発明者らは、図４のビュー４００Ｂに描かれているように、静電チャックの表面形態を更に評価するために、最大高さ（Ｓｚ）４１０がまた使用されてもよいことを発見した。Ｓｚは、以下（式２）のように表すことができる。ここで、Ｓｐはピークの高さであり、Ｓｖは谷の深さである。
【0027】
［００３２］本発明者らはまた、静電チャックセラミック表面に対する実行可能な表面形態の決定を更に容易にするために、界面の展開面積比Ｓｄｒを使用して評価した。界面の展開面積比は、粗さ／ピッティング（ｐｉｔｔｉｎｇ）による表面積の増加率である。増加率は、図５のビュー５００に示されているように、投影面積（ｐｒｏｊｅｃｔｅｄ ａｒｅａ）Ａ０５０２から得られる表面積Ａ１５０４から決定される。この比率は、表面のテクスチャが細かくなるか粗くなるにつれて、高くなる。Ａ１５０４とＡ０５０２の観点から、Ｓｄｒは以下（式３）のように表すことができる。
この比率は、明示的に以下（式４）のように表すことができる。
【0028】
［００３３］本発明者らは、各パラメータを評価し、そのパラメータと静電チャックのチャッキング性能との関係を決定した。静電チャックのセラミック表面の表面形態が、約０．１ミクロン未満の算術平均高さＳａ、約２．５パーセント未満の界面の展開面積比Ｓｄｒ、上部セラミック表面の約１０ｍｍ２の任意の所与の面積に対して約１０ミクロン未満の最大高さＳｚ、又は上部セラミック表面の面積の約０．１パーセント未満の上部セラミック表面上の１ミクロンより大きいピット多孔性深さを有しているときに、静電チャックの性能が高まりうることが、本発明者らによって見出された。いくつかの実施形態では、約０．１ミクロン未満の算術平均高さ（Ｓａ）と約２．５パーセント未満の界面の展開面積比（Ｓｄｒ）との組み合わせが、静電チャックのチャッキング力の更なる向上をもたらす。
【0029】
［００３４］本発明者らは、コンタクト形状測定又は光学測定などの従来の手段により検出できなかった表面の欠陥が、表面及びウエハ裏側の電荷不均一性、表面とウエハ裏面との間の電荷分離不均一性、及び汚染物質形成（デチャッキング中の残留電荷によるウエハの飛び出しなど）に大きく寄与していることを発見した。更に、この欠陥は、チャッキング電圧電位を除去したときのチャッキング電圧の放電能力にも影響し、チャッキング電荷の滞留時間が長くなり、処理が完了した後、チャックから引き上げられているときに、ウエハが静電チャックに固着してしまうことを本発明者らは発見した。本発明者らは、ピットによって放電経路が長くなり（例えば、図３の分離距離３０２Ｂを参照）、放電時間が長くなることを発見した。本発明者らは、１ミクロンの深さ３１２（図３を参照）でピット／多孔性欠陥の面積を決定すると、ピット／多孔性欠陥の面積が静電チャックのセラミック表面の面積の０．１パーセント未満である場合に、静電チャックに著しい向上がもたらされることを発見した。深いピット（例えば、５ミクロンを上回る）はコンタクト要素のコーティングを損ない、１ミクロンを上回るピットはウエハ裏面への電気的なコンタクトとセラミックの上面の電子伝導を損ない、不安定又は不均一な電荷分離が生じ、Ｒｓ ＮＵ％の増加、ウエハの滑り（ＬＣＦエラー）、裏側ガス圧不良、及びチャッキング／デチャッキング不良を含む静電チャッキング不良につながった。同様に、Ｓａ、Ｓｚ、及びＳｄｒの表面パラメータは、静電チャックのチャッキング性能に実質的な影響を与えないために、表面欠陥レベルを低減するような閾値に設定されうる。
【0030】
［００３５］本発明者らはまた、図６のビュー６００に描かれているように、本原理の類似の技法をコンタクト要素６０２に適用できることにも気付いた。複数のコンタクト要素６０２は、静電チャックのセラミック部分６０８のセラミック表面６１０上に堆積させることができる。いくつかの実施形態では、コンタクト要素６０２は、約２ミクロン～約２０ミクロンの高さ６０４を有しうる。コンタクト要素６０２の高さ６０４は、静電チャックのセラミック表面６１０とコンタクト要素６０２の上面６０６上に設置されたウエハとの間の電荷分離を容易にする。コンタクト要素６０２はまた、ウエハを冷却するための裏側ガスの流れを均一に分離させる。いくつかの実施形態では、コンタクト要素６０２は、ダイヤモンド状コーティング（ＤＬＣ）材料などを使用して、堆積させることができる。コンタクト要素６０２は、セラミック表面６１０上にコンフォーマルに堆積される。セラミック表面６１０が本明細書に記載の所定のパラメータを満たす場合、セラミック表面６１０は、本明細書に記載の技法に基づく最適な表面を忠実に模倣した上面６０６を有しうる。
【0031】
［００３６］セラミック表面６１０が本原理に従って準備されていない場合、上面６０６は、セラミック表面６１０に見られるのと同じ欠陥を含みうる。本発明者らは、同じ表面形態パラメータが、セラミック表面６１０の表面形態とは無関係に、コンタクト要素６０２の上面６０６にも適用されうることを発見した。コンタクト要素６０２の上面６０６に表面形態を提供することで、コンタクト要素が確実に高性能レベルで機能することになる。コンタクト要素と静電チャックのセラミック部分の両方の表面形態が、本明細書で定義されたパラメータを満たすか又はこれを上回るようにすることで、静電チャックは、ウエハの位置決め誤差を最小限に抑え、汚染物質の形成を低減又はゼロにし、シート抵抗の不均一性を低減して、チャックの最高レベルで機能できるようになる。
【0032】
［００３７］本発明者らは、本原理を、新規のＥＳＣ製造プロセスに適用することができるだけでなく、セラミック表面又はコンタクト要素表面の改修プロセスにも適用することができ、約１ｍｍ以下のローカルセンターファインド（ＬＣＦ）位置動作パラメータを有効にするか、又は改修後の静電チャックについて約２パーセント以下のシート抵抗（Ｒｓ）不均一性（ＮＵ）動作パラメータを生成するために、改修された静電チャックアセンブリを復元できることを発見した。
【0033】
［００３８］本原理に従った実施形態は、ハードウェア、ファームウェア、ソフトウェア、又はこれらの任意の組み合わせで実装されうる。また、実施形態は、１つ以上のコンピュータ可読媒体を使用して記憶された命令として実装され、この命令は、１つ以上のプロセッサによって読み取られ、実行されうる。コンピュータ可読媒体は、マシン（例えば、コンピューティングプラットフォーム、又は１つ以上のコンピューティングプラットフォーム上で実行される「仮想マシン」）によって読み取り可能な形式で情報を記憶又は送信するための任意のメカニズムを含みうる。例えば、コンピュータ可読媒体は、任意の適切な形態の揮発性又は不揮発性メモリを含みうる。いくつかの実施形態では、コンピュータ可読媒体は、非一時的なコンピュータ可読媒体を含みうる。
【0034】
［００３９］上記は本原理の実施形態を対象としているが、本原理の基本的な範囲から逸脱しなければ、本原理の他の実施形態及び更なる実施形態が考案されうる。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【国際調査報告】