特表2017-523489プログラム可能な遅延を用いてダイナミックランダムアクセスメモリ（ＤＲＡＭ）コマンドを生成するメモリ物理レイヤインタフェースロジック

発明の名称　プログラム可能な遅延を用いてダイナミックランダムアクセスメモリ（ＤＲＡＭ）コマンドを生成するメモリ物理レイヤインタフェースロジック

出願人　アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド　（識別番号 591016172）

　　　　特許公開件数ランキング 306 位（33件）（共同出願を含む）

　　　　特許取得件数ランキング 188 位（52件）（共同出願を含む）

公報番号　特表-2017-523489

公報発行日　2017年8月17

公報URL　https://ipforce.jp/patent-jp-T-2017-523489

知財ポータルサイト IP Force にログインすれば、特表-2017-523489「プログラム可能な遅延を用いてダイナミックランダムアクセスメモリ（ＤＲＡＭ）コマンドを生成するメモリ物理レイヤインタフェースロジック」の公報全文を閲覧することができます。

ログインはこちら　ログイン・ユーザー登録