特開2016-18916(P2016-18916A)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 日本電信電話株式会社の特許一覧 ▶ 国立大学法人北海道大学の特許一覧

<>
  • 特開2016018916-スピン素子 図000007
  • 特開2016018916-スピン素子 図000008
  • 特開2016018916-スピン素子 図000009
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2016-18916(P2016-18916A)
(43)【公開日】2016年2月1日
(54)【発明の名称】スピン素子
(51)【国際特許分類】
   H01L 29/82 20060101AFI20160105BHJP
   H01L 29/66 20060101ALI20160105BHJP
   H01L 29/06 20060101ALI20160105BHJP
   H01L 21/338 20060101ALI20160105BHJP
   H01L 29/778 20060101ALI20160105BHJP
   H01L 29/812 20060101ALI20160105BHJP
【FI】
   H01L29/82 Z
   H01L29/66 Z
   H01L29/06 601Q
   H01L29/80 H
【審査請求】未請求
【請求項の数】2
【出願形態】OL
【全頁数】9
(21)【出願番号】特願2014-141252(P2014-141252)
(22)【出願日】2014年7月9日
(71)【出願人】
【識別番号】000004226
【氏名又は名称】日本電信電話株式会社
(71)【出願人】
【識別番号】504173471
【氏名又は名称】国立大学法人北海道大学
(74)【代理人】
【識別番号】100064621
【弁理士】
【氏名又は名称】山川 政樹
(74)【代理人】
【識別番号】100098394
【弁理士】
【氏名又は名称】山川 茂樹
(74)【代理人】
【識別番号】100153006
【弁理士】
【氏名又は名称】小池 勇三
(72)【発明者】
【氏名】関根 佳明
(72)【発明者】
【氏名】古賀 貴亮
(72)【発明者】
【氏名】末岡 和久
【テーマコード(参考)】
5F092
5F102
【Fターム(参考)】
5F092AA20
5F092AC24
5F092BD07
5F092BD15
5F102GB01
5F102GC01
5F102GD01
5F102GJ02
5F102GJ03
5F102GJ04
5F102GJ05
5F102GK02
5F102GK04
5F102GK05
5F102GK06
5F102GL02
5F102GL03
5F102GL04
5F102GL05
5F102GM02
5F102GM04
5F102GM06
5F102GQ03
5F102GT01
(57)【要約】
【課題】効率よくキャリアスピンの注入や検出ができるようにする。
【解決手段】基板101の上に形成された第1半導体層103と、第1半導体層103の上に形成された第2半導体層104と、第2半導体層104の上に形成された第3半導体層105とを備える。また、第2半導体層104は、第1半導体層103よりバンドギャップエネルギーが小さく、第3半導体層105は、第2半導体層104よりバンドギャップエネルギーが大きい。従って、第1半導体層103,第2半導体層104,第5半導体層105は、ダブルヘテロ構造とされている。また、基板101の平面方向に電界印加電極106を挟んで配置されて第2半導体層104に接続して形成され、p型とされた希薄磁性半導体からなる第1電極107および第2電極108を備える。
【選択図】 図1
【特許請求の範囲】
【請求項1】
基板の上に形成された第1半導体層と、
前記第1半導体層の上に形成された前記第1半導体層よりバンドギャップエネルギーが小さい第2半導体層と、
前記第2半導体層の上に形成された前記第2半導体層よりバンドギャップエネルギーが大きい第3半導体層と、
前記第3半導体層の上に形成されて前記第2半導体層に電界を印加する電界印加電極と、
前記基板の平面方向に前記電界印加電極を挟んで配置されて前記第2半導体層に接続して形成され、p型とされた希薄磁性半導体からなる第1電極および第2電極と、
前記基板と前記第1半導体層との間および前記第3半導体層と前記電界印加電極との間の少なくとも一方に形成され、前記第2半導体層に2次元正孔ガスを形成するための正孔供給層と
を備えることを特徴とするスピン素子。
【請求項2】
請求項1記載のスピン素子において、
前記第2半導体層を構成する材料および前記第2半導体層の層厚は、
前記第2半導体層に形成される2次元正孔ガスの重い正孔と軽い正孔とのサブバンドにおけるエネルギー差の最小値Δminが最大となり、
前記第2半導体層に電界が印加されて無い状態におけるフェルミエネルギーが、Δminを超えない範囲で最大となる
状態に構成されていることを特徴とするスピン素子。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、正孔のスピンを制御するスピン素子に関する。
【背景技術】
【0002】
次世代の技術として、半導体中のキャリアスピンを用いた半導体スピントロニクスと呼ばれる分野が注目されている。例えば、従来型の半導体に新たにスピン自由度を付加したスピンメモリや量子演算素子など、次世代の素子の創出が期待されている。例えば、電子が電荷とともに備えているスピンを利用した素子(スピン素子)が、開発されている(特許文献1,特許文献2,特許文献3,特許文献4参照)。
【0003】
このようなスピン素子の1つに、「Datt」と「Das」により提案されたスピンFET(Field Effect Transistor)がある(非特許文献1,非特許文献2参照)。スピンFETでは、ソース・ドレインを金属の強磁性体から構成している。スピンFETでは、ゲート電圧を加えていない状態では、ソースから電子がスピンの向きを保ったままチャネルを通過し、ドレインへと移動する。このように電流が流れるのは、チャネル内の電子スピンの向きとソースの電子スピンの向きが一致しているためである。一方、ゲート電圧を加えた場合は、生じた電場によりチャネル内の電子スピンの向きがドレインとは逆になり、電子の移動を抑制する。
【0004】
上述したスピン素子では、キャリアのスピンの向きを変えることでオンオフを実現しているので、動作に必要なエネルギーが抑制できる。また、上述した構成に加えて外部から磁場を印加できる構成とすれば、この磁場によりドレインのスピンの向きを変更することが可能であり、この状態では、上述とは逆の動作となる。また、外部からの磁場の印加を停止しても、ドレインなどの強磁性体のスピンの向きは保持されるので、不揮発性を有する記憶装置として機能させることが可能となる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2004−165426号公報
【特許文献2】特開2004−165438号公報
【特許文献3】特開2012−023265号公報
【特許文献4】特開2012−049293号公報
【非特許文献】
【0006】
【非特許文献1】S. Datta and B. Das, "Electronic analog of the electrooptic modulator" ,Applied Physics Letters, vol.56, no.7, pp.665-667, 1990.
【非特許文献2】Hyun Cheol Koo et al. , "Control of Spin Precession in a Spin-Injected Field Effect Transistor", Science, vol.325, pp.1515-1518, 2009.
【非特許文献3】G. Schmidt et al. , "Fundamental obstacle for electrical spin injection from a ferromagnetic metal into a diffusive semiconductor", Physical Review B, vol.62, no.8, pp.R4790-R4793, 2000.
【非特許文献4】S. Faniel et al. , "Determination of spin-orbit coefficients in semiconductor quantum wells", Physical Review B, vol.83, 115309, 2011.
【非特許文献5】H. Munekata et al. , "Diluted Magnetic III-V Semiconductors", Physical Review Letters, vol.63, no.17, pp.1849-1852, 1989.
【非特許文献6】H. Ohno et al. , "(Ga,Mn)As: A new diluted magnetic semiconductor based on GaAs", Applied Physics Letters, vol.69, pp.363-365, 1996.
【非特許文献7】H. Ohno, "Making Nonmagnetic Semiconductors Ferromagnetic", Science, vol.281, pp.951-956, 1998.
【非特許文献8】H. Ohno et al. , "Electrical spin injection in a ferromagnetic semiconductor heterostructure", NATURE, vol.402, pp.790-792, 1999.
【非特許文献9】B. Habib et al. , "Negative differential Rashba effect in two-dimensional hole systems", Applied Physics Letters, vol.85, no.15, pp.3151-3153, 2004.
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、現状では、スピン注入・検出のための良い強磁性体がないことが技術的障壁となっている。また、金属の強磁性体は、半導体とのコンダクティビティミスマッチの問題により、スピン注入や検出が困難となる(非特許文献3参照)。例えば、「Datt」と「Das」の提案したスピンFETでは、ソースからチャネルへ電子を注入するとき、接合面で電子が散乱されてしまい、電子の持っていたスピンなどの情報が失われてしまう。他にも、半導体内部ではスピンの向きを維持するのが難しいという問題がある。このように、従来では、効率よくキャリアスピンの注入や検出ができないという問題があった。
【0008】
本発明は、以上のような問題点を解消するためになされたものであり、効率よくキャリアスピンの注入や検出ができるようにすることを目的とする。
【課題を解決するための手段】
【0009】
本発明に係るスピン素子は、基板の上に形成された第1半導体層と、第1半導体層の上に形成された第1半導体層よりバンドギャップエネルギーが小さい第2半導体層と、第2半導体層の上に形成された第2半導体層よりバンドギャップエネルギーが大きい第3半導体層と、第3半導体層の上に形成されて第2半導体層に電界を印加する電界印加電極と、基板の平面方向に電界印加電極を挟んで配置されて第2半導体層に接続して形成され、p型とされた希薄磁性半導体からなる第1電極および第2電極と、基板と第1半導体層との間および第3半導体層と電界印加電極との間の少なくとも一方に形成され、第2半導体層に2次元正孔ガスを形成するための正孔供給層とを備える。
【0010】
上記スピン素子において、第2半導体層を構成する材料および第2半導体層の層厚は、
第2半導体層に形成される2次元正孔ガスの重い正孔と軽い正孔とのサブバンドにおけるエネルギー差の最小値Δminが最大となり、第2半導体層に電界が印加されて無い状態におけるフェルミエネルギーが、Δminを超えない範囲で最大となる状態に構成されていればよい。
【発明の効果】
【0011】
以上説明したことにより、本発明によれば、効率よくキャリアスピンの注入や検出ができるようになるという優れた効果が得られる。
【図面の簡単な説明】
【0012】
図1図1は、本発明の実施の形態におけるスピン素子の一部構成を示す断面図である。
図2図2は、本発明の実施の形態におけるスピン素子を構成する第1半導体層103、第2半導体層104、第3半導体層105における、荷電子帯端のバンド構造を示すバンド図である。
図3図3は、Eoffset=Δmin=10とし、また、式(4)におけるA=100,B=1としてEを−1から+1の範囲で変化させた場合の式(4)の値(スピン回転角)の変化を示す特性図である。
【発明を実施するための形態】
【0013】
以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態におけるスピン素子の一部構成を示す断面図である。このスピン素子は、まず、基板101の上に形成された第1半導体層103と、第1半導体層103の上に形成された第2半導体層104と、第2半導体層104の上に形成された第3半導体層105とを備える。この実施の形態では、第1半導体層103の上に接して第2半導体層104が形成され、第2半導体層104の上に接して第3半導体層105が形成されている。
【0014】
また、第2半導体層104は、第1半導体層103よりバンドギャップエネルギーが小さく、第3半導体層105は、第2半導体層104よりバンドギャップエネルギーが大きい。従って、第1半導体層103,第2半導体層104,第5半導体層105は、ダブルヘテロ構造とされている。
【0015】
また、実施の形態におけるスピン素子は、第3半導体層105の上に形成されて第2半導体層104に電界を印加する電界印加電極106と、基板101の平面方向に電界印加電極106を挟んで配置されて第2半導体層104に接続して形成され、p型とされた希薄磁性半導体からなる第1電極107および第2電極108とを備える。電界印加電極106は、いわゆるゲート電極であり、第1電極107はソース電極であり、第2電極108はドレイン電極である。
【0016】
また、実施の形態におけるスピン素子は、基板101と第1半導体層103との間に形成され、第2半導体層104に2次元正孔ガスを形成するための正孔供給層102を備える。正孔供給層102は、第3半導体層105と電界印加電極106との間に配置しても良い。正孔供給層102は、p型とされた化合物半導体から構成されている。
【0017】
例えば、基板101は、Si、Ge、GaAs、InGaAsなどから構成すればよい。また、正孔供給層102は、p型としたSi、Ge、GaAs、InGaAsなどから構成すればよい。また、第1半導体層103は、Si、Ge、SiGe、GaAlAs、InAlAsから構成すればよい。また、第2半導体層104は、Si、Ge、SiGe、GaAs、InGaAsから構成すればよく、層厚は5〜20nm程度とすればよい。また、第3半導体層105は、第1半導体層103と同様であり、Si、Ge、SiGe、GaAlAs、InAlAsから構成すればよい。また、第1電極107および第2電極108は、MnをドープしたInAs、MnをドープしたGaAs、MnをドープしたInGaAsなどから構成すれば良い。これらの各層は、例えば、有機金属気相成長法(Metal Organic Chemical Vapor Deposition:MOCVD)および分子線エピタキシー法(Molecular Beam Epitaxy:MBE)などの、半導体の結晶成長技術により形成することができる。
【0018】
また、電界印加電極106は、Auから構成すればよく、例えば、真空蒸着法やスパッタ法などの堆積技術を用いたリフトオフ法により形成することができる。
【0019】
実施の形態におけるスピン素子では、電界印加電極106に電圧(ゲート電圧)を加えていない状態では、第1電極107から正孔がスピンの向きを保ったまま第2半導体層104に形成されるチャネルを通過し、第2電極108へと移動する。このように正孔が流れるのは、チャネル内の正孔スピンの向きと第1電極107の正孔スピンの向きが一致しているためである。一方、電界印加電極106に電圧を加えた場合は、生じた電場(電界)によりチャネル内の正孔スピンの向きが第2電極108とは逆になり、正孔の移動を抑制する。
【0020】
実施の形態によれば、第1電極107および第2電極108を、p型とされた希薄磁性半導体から構成しているので、効率の良いスピン注入およびスピン検出が可能となる。
【0021】
以下、本発明の原理について、より詳細に説明する。はじめに、電子スピンによるスピン素子について説明する。n型半導体よりなるキャリア供給層を備える障壁層とチャネル層との界面での2次元電子ガス(2DEG)における零磁場スピン分離効果は、HR=α(kyσx−kxσy)で表せる線形ラシュバ(Rashba)効果であることが、理論/実験から確立している(非特許文献4参照)。なお、HRは、ラシュバハミルトニアン、αは、ラシュバスピン軌道相互作用係数、kは、電子もしくは正孔の波数ベクトル、σはパウリのスピンマトリクスである。
【0022】
「Datt」と「Das」により提案されたスピンFETにおけるスピン回転角は、αの値とチャネル長の積で決定される。線形ラシュバ効果では、αの値は〈Ez〉に比例するため、スピン回転角は、〈Ez〉に比例して変化することを利用してゲート電圧によるスピン制御が可能である。〈Ez〉は、チャネルが形成される量子井戸内の電場(電界)の平均である。ただし、2次元電子ガスによるチャネルを用いてスピンFETを実現するには、金属の強磁性電極(ソース・ドレイン)によるスピン注入/検出が必要である。
【0023】
ところが、前述したように、コンダクティビティミスマッチの問題により、金属の強磁性電極から半導体へのスピン注入/検出は難しい(非特許文献3参照)
【0024】
これに対し、p型半導体よりなるキャリア供給層を備える障壁層とチャネル層との界面での2次元正孔ガス(2DHG)をチャネルとする構成では、スピン注入/検出に希薄磁性半導体電極を使用することができ、スピン注入/検出の効率を、2次元電子ガスの場合に比べ、大幅に改善できる可能性がある(非特許文献5〜8参照)。
【0025】
ただし、2次元正孔ガスにおける零磁場スピン分離効果は、上で述べた線形ラシュバ型ではなく、3次ラシュバ型と呼ばれるものであるため、ゲート電圧(あるいは<Ez>)によりスピン回転角がどのように変化するかは、自明でない。
【0026】
ここで、3次ラシュバ効果のハミルトニアンは、次のように与えられる。なお、E=〈Ez〉と考えて良い。Eは、チャネルに加わる垂直方向の電界である。
【0027】
【数1】
【0028】
また、β1hは、以下の式(2)で示されるものである。
【0029】
【数2】
【0030】
γ2、γ3はラッティンジャーパラメータである。また、Δnn'mm'=εnm−εnm'で、εnh、εn1は、n番目の重い正孔と軽い正孔とのサブバンドであり、Δnn'mm'は、2次元正孔ガスの重い正孔と軽い正孔とのサブバンドにおけるエネルギー差を示している。また、a=64/9π2である。さらに、シングルへテロ界面に形成される三角形状の量子井戸に関しては、価電子帯の端からのサブバンドのエネルギーεnm∝E2/3であり、εnh∝E-4/2である(非特許文献9参照)。つまり、βnh∝E-1/3であるが、スピン回転角に比例する量は、βnh∝E-1/3にさらにフェルミ波数kFの2乗を乗じたものである。
【0031】
ところで、kF2は、2DHGでの正孔濃度に比例した量であり、正孔濃度が零の極限でフラットバンドが実現する(E=0)とすると、kF2∝Eである。従って、スピン回転角はE2/3に比例することが分かる。
【0032】
通常、ゲート電圧をVgとして、VgとE=0となるゲート電圧との差をΔVgとすると、ΔVg∝Eの関係が成立する。つまり、線形ラシュバ効果の成立するn型半導体では、スピン回転角はVgに対して線形に変化する(制御される)が、これに対し、2次元正孔ガスを用いる構成では、スピン回転角は、Vgに関してΔVg2/3に比例して変化する。なお、この2次元正孔ガスを用いる構成については、シングルへテロを仮定した三角形状の量子井戸である。
【0033】
言い換えると、スピン回転角がΔVgに対して最も効率よく変化するのは、E→0の極限であるが、この条件は同時にキャリア濃度がゼロになる極限とも言え、スピンFETの動作領域としては適切ではない。スピンFETは、通常のFETとは違い、フェルミ準位が縮退している状態(高キャリア濃度)でキャリアが弾道的な場合に、スピン回転を用いてデバイスのON−OFFを行うものである。ところが、スピン回転角が、ΔVg2/3に比例すると、キャリア濃度が大きいほど、ΔVgによるスピン回転制御は効率の低いものになってしまう。
【0034】
以上のことに対して、本発明では、以下の2つの特徴により、スピン制御を最適化する。第1の特徴として、ダブルへテロ構造とし、量子井戸が矩形状となるようにした。この構成とすることで、正孔の波動関数の広がり(幅)がΔVgにあまり関与しなくなる。また、この構成とすることで、重い正孔と軽い正孔とのサブバンドの差の、ΔVgへの依存度を低くすることができる。
【0035】
また、重い正孔と軽い正孔とのサブバンドの差の大きさは、正孔の波動関数の広がりのみならず、チャネル層となる第2半導体層における格子ひずみによっても変化する。この特性を第2の特徴とする。なお、正孔の波動関数の広がりは、ダブルへテロ構造では主に第2半導体層の層厚で決定される。格子ひずみには、「圧縮」もしくは「伸張」があり、重い正孔と軽い正孔とのサブバンドの差を負の値とすることも可能である。このため、格子ひずみによって負の重い正孔と軽い正孔とのサブバンドの差を、ダブルヘテロ構造とした量子閉じ込め効果で発生する正とした値より、格子ひずみによって発生する負の値に補正(コンペンセイト)することも可能である。
【0036】
次に、実施の形態におけるダブルヘテロ構造とした第1半導体層103、第2半導体層104、第3半導体層105における、荷電子帯端のバンド構造のゲート電圧による変化について図2に示す。図2に示すように、実施の形態のダブルヘテロ構造によれば、ゲート電圧Vg=0Vの状態では、第2半導体層104に形成される量子井戸が、矩形状となっていることが分かる。
【0037】
このため、E→0の極限でも、2次元正孔ガスの重い正孔と軽い正孔とのサブバンドにおけるエネルギー差Δnn'mm'が、0に向かわずにある最小点を取るようになる。この点について説明する。まず、Eは、Vg=0Vの時に実現されるが、この状態では、Δnn'mm'が、がある最小値Δminを取るとする。また、Vg>>0Vまたは、Vg<<0Vでは、前述した3各形状の量子井戸の条件が成立するものとし、全ての電界印加電極106形成領域(ゲート領域)で、Δnn'mm'=Δmin+a|E2/3と表せるとする。
【0038】
この場合、β1hは、以下の式(3)で示されるものとなる。
【0039】
【数3】
【0040】
また、kF2に関しては、Eと直線の関係であり、この直線の切片(オフセット)は、第2半導体層104の層厚や材料などの設計により可変である。つまり、kF2∝(Eoffset+E) である。このように定義すると、スピン回転角は、以下の式(4)で示される関係に比例するものとなる。
【0041】
【数4】
【0042】
電界印加電極106に対する電圧印加によるスピン制御を行うためには、第2半導体層104に形成されるチャネルは、1つのサブバンドのみが占有されている必要がある。この条件は、Δmin>Eoffsetと書ける。このため、効率よいスピン制御を行うためには、第2半導体層104を構成する材料や層厚などの構造を最適化することによって、2DEGにおける零磁場スピン分離効果を表すHR=α(kyσx−kxσy)のαで表されている物性値をできるだけ大きくし、Δminを超えない範囲で、Eoffsetを最大にすればよい。なお、Eoffsetは、Eでのフェルミエネルギー(第2半導体層104に電界が印加されて無い状態におけるフェルミエネルギー)に相当する。
【0043】
例えば、Eoffset=Δmin=10とし、また、式(4)におけるA=100,B=1とし、Eを−1から+1の範囲で変化させた場合の式(4)の値(スピン回転角)の変化を図3に示す。図3に示すように、E=0近傍で、Eの変化に対してスピン回転角が急峻に変化していることが分かる。このように、上述したことにより、効率の良いスピン制御が可能となることが分かる。
【0044】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
【符号の説明】
【0045】
101…基板、102…正孔供給層、103…第1半導体層、104…第2半導体層、105…第3半導体層、106…電界印加電極、107…第1電極、108…第2電極。
図1
図2
図3