特許 5823785 回転角度検出装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5823785

(24)【登録日】2015年10月16日

(45)【発行日】2015年11月25日

(54)【発明の名称】回転角度検出装置

(51)【国際特許分類】

   G01D 5/20 20060101AFI20151105BHJP

【ＦＩ】

   G01D5/20 110Q

【請求項の数】2

【全頁数】11

(21)【出願番号】特願2011-198036(P2011-198036)

(22)【出願日】2011年9月12日

(65)【公開番号】特開2013-61161(P2013-61161A)

(43)【公開日】2013年4月4日

【審査請求日】2014年9月2日

(73)【特許権者】

【識別番号】000191238

【氏名又は名称】新日本無線株式会社

(73)【特許権者】

【識別番号】504174135

【氏名又は名称】国立大学法人九州工業大学

(73)【特許権者】

【識別番号】504237050

【氏名又は名称】独立行政法人国立高等専門学校機構

(74)【代理人】

【識別番号】100083194

【弁理士】

【氏名又は名称】長尾 常明

(72)【発明者】

【氏名】稗田 祥正

(72)【発明者】

【氏名】小林 史典

(72)【発明者】

【氏名】井上 学

【審査官】 岡田 卓弥

(56)【参考文献】

【文献】 特開２００３−３４４１０６（ＪＰ，Ａ）

【文献】 特開２０００−３５３９５７（ＪＰ，Ａ）

【文献】 特開２００１−２０８８１２（ＪＰ，Ａ）

【文献】 特開平１１−１１８５２０（ＪＰ，Ａ）

【文献】 特開平４−１６７１２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｄ ５／００− ５／２５２

Ｇ０１Ｄ ５／３９− ５／６２

Ｇ０１Ｂ ７／００− ７／３４

(57)【特許請求の範囲】

【請求項1】

回転検出器から出力する２相の回転検出信号sinθ・f(t)、cosθ・f(t)をディジタル変換し、回転角度θを得る回転角度検出装置において、
前記回転検出信号sinθ・f(t)をＡ／Ｄ変換する第１のＡ／Ｄ変換手段と、記回転検出信号cosθ・f(t)をＡ／Ｄ変換する第２のＡ／Ｄ変換手段と、前記第１のＡ/Ｄ変換手段で変換した回転検出信号sinθ・f(t)から基本波成分の振幅強度sinθを抽出する第１のフーリエ分析手段と、前記第２のＡ/Ｄ変換手段で変換した回転検出信号cosθ・f(t)から基本波成分の振幅強度cosθを抽出する第２のフーリエ分析手段と、前記振幅強度sinθ、cosθと内部推定角度φから合成波sin(θ−φ)を生成するとともに、該合成波sin(θ−φ)の極性にもとづき内部推定角度φを回転角度θに一致するように制御する合成波生成・位相制御手段と、前記回転検出器への正弦波または２値の励磁信号を生成する励磁信号生成手段と、を有し、
前記合成波生成・位相制御手段は、第１の積分器と、該第１の積分器の出力側に入力側が接続された第１のω係数器と、該第１のω係数器の出力側に入力側が接続された第２の積分器と、該第２の積分器の出力側に入力側が接続され出力側が前記第１の積分器の入力側に接続された第２のω係数器とからなる２相発振器で構成され、
前記第１の積分器に前記振幅強度sinθが更新してセットされ、前記第２の積分器に前記振幅強度cosθが更新してセットされ、前記第１の積分器の出力側から前記合成波sin（θ−φ）が生成され、該合成波sin(θ−φ)の極性に基づき、内部推定角度φが前記回転角度θに一致するよう前記第１のω係数器と前記第２のω係数器の極性が制御されることを特徴とする回転角度検出装置。

【請求項2】

回転検出器から出力する２相の回転検出信号sinθ・f(t)、cosθ・f(t)をディジタル変換し、回転角度θを得る回転角度検出装置において、
前記回転検出信号sinθ・f(t)をＡ／Ｄ変換する第１のＡ／Ｄ変換手段と、記回転検出信号cosθ・f(t)をＡ／Ｄ変換する第２のＡ／Ｄ変換手段と、前記第１のＡ/Ｄ変換手段で変換した回転検出信号sinθ・f(t)から基本波成分の振幅強度sinθを抽出する第１のフーリエ分析手段と、前記第２のＡ/Ｄ変換手段で変換した回転検出信号cosθ・f(t)から基本波成分の振幅強度cosθを抽出する第２のフーリエ分析手段と、前記振幅強度sinθ、cosθと内部推定角度φから合成波sin(θ−φ)を生成するとともに、該合成波sin(θ−φ)の極性にもとづき内部推定角度φを回転角度θに一致するように制御する合成波生成・位相制御手段と、前記回転検出器への正弦波または２値の励磁信号を生成する励磁信号生成手段と、を有し、
前記第１および第２のフーリエ分析手段、前記合成波生成・位相制御手段、並びに正弦波を生成する励磁信号生成手段は、第１の積分器と、該第１の積分器の出力側に入力側が接続された第１のω係数器と、該第１のω係数器の出力側に入力側が接続された第２の積分器と、該第２の積分器の出力側に入力側が接続され出力側が前記第１の積分器の入力側に接続された第２のω係数器とからなる共通の２相発振器で構成され、
前記第１および第２のフーリエ分析手段、前記合成波生成・位相制御手段、並びに前記励磁信号生成手段が時分割で動作し、前記第１の積分器および前記第２の積分器の値が、前記時分割動作に応じて置き換えられるようにしたことを特徴とする回転角度検出装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、回転検出器から出力するアナログの角度検出信号をディジタルの角度信号に変換する回転角度検出装置に関する。

【背景技術】

【0002】

回転角度検出装置として、１相励磁２相出力のレゾルバを回転検出器として用い、そのレゾルバから得られた９０度位相差を有する２個の出力信号cosθ、sinθを専用の集積回路にて処理し、レゾルバの回転角度θを検出するＲ／Ｄコンバータが知られている（例えば、特許文献１参照）。

【0003】

このＲ／Ｄコンバータは、図６に示すように、補償器３１から出力するアップ／ダウン信号でアップ／ダウンが制御されるアップ／ダウンカウンタ３２から出力する角度情報φを基にして、ＣＯＳ-ＲＯＭテーブル３３、ＳＩＮ-ＲＯＭテーブル３４から正弦波／余弦波の各波高値cosφ／sinφを順次読み出している。そして、これらを、１０ビット乗算型ＤＡＣ３５，３６において、レゾルバ１の２相の２次巻線から出力するsinθ・f(t)、cosθ・f(t)にそれぞれ乗算して、sinθ・f(t)・cosφ、cosθ・f(t)・sinφを求め、その差分sin（θ−φ）・ｆ(t)を減算器３７で求め、比較器３８でその極性を検出し、同期検波器３９で励磁成分ｆ(t)を除去して制御成分sin（θ−φ）を求め、これを補償器３１に入力し、θ＞φ、θ＜φに応じて、前記アップ／ダウン信号を生成するようにトラッキングループを構成している。そして、θ−φが零となるように制御することで、レゾルバ１の回転子の回転角度θを求めている。４０は励磁信号ｆ(t)を生成する励磁信号生成器であり、この励磁信号ｆ(t)がレゾルバ１の１次巻線に印加され、また同期検波用となる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特許第３４４２３１６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかし、特許文献１のような専用の集積回路を用いる場合、１０ビット乗算型ＤＡＣ３５，３６、同期検波器３９、ＣＯＳ-ＲＯＭテーブル３３、ＳＩＮ-ＲＯＭテーブル３４など、集積回路において非常に面積規模の大きな回路が多く、また処理も複雑となってしまうため、コストが高くなってしまう。特にＣＯＳ-ＲＯＭテーブル３３、ＳＩＮ−ＲＯＭテーブル３４を使って角度精度を上げようとする場合、角度分解能が高くなるほど、より緻密に各波高値をＲＯＭに記憶させなければならないため、テーブルが巨大化してしまうという問題が生じる。テーブルを巨大化させずに精度をあげる方法として補間処理があるが、この場合、回路構成及び処理がさらに複雑化してしまう。

【0006】

本発明の目的は、乗算型ＤＡＣおよびＳＩＮ-ＲＯＭテーブル、ＣＯＳ−ＲＯＭテーブル等の専用回路を不要にした回転角度検出装置を提供することである。

【課題を解決するための手段】

【0007】

上記目的を達成するために、請求項１にかかる発明の回転角検出装置は、回転検出器から出力する２相の回転検出信号sinθ・f(t)、cosθ・f(t)をディジタル変換し、回転角度θを得る回転角度検出装置において、前記回転検出信号sinθ・f(t)をＡ／Ｄ変換する第１のＡ／Ｄ変換手段と、記回転検出信号cosθ・f(t)をＡ／Ｄ変換する第２のＡ／Ｄ変換手段と、前記第１のＡ/Ｄ変換手段で変換した回転検出信号sinθ・f(t)から基本波成分の振幅強度sinθを抽出する第１のフーリエ分析手段と、前記第２のＡ/Ｄ変換手段で変換した回転検出信号cosθ・f(t)から基本波成分の振幅強度cosθを抽出する第２のフーリエ分析手段と、前記振幅強度sinθ、cosθと内部推定角度φから合成波sin(θ−φ)を生成するとともに、該合成波sin(θ−φ)の極性にもとづき内部推定角度φを回転角度θに一致するように制御する合成波生成・位相制御手段と、前記回転検出器への正弦波または２値の励磁信号を生成する励磁信号生成手段と、を有し、前記合成波生成・位相制御手段は、第１の積分器と、該第１の積分器の出力側に入力側が接続された第１のω係数器と、該第１のω係数器の出力側に入力側が接続された第２の積分器と、該第２の積分器の出力側に入力側が接続され出力側が前記第１の積分器の入力側に接続された第２のω係数器とからなる２相発振器で構成され、前記第１の積分器に前記振幅強度sinθが更新してセットされ、前記第２の積分器に前記振幅強度cosθが更新してセットされ、前記第１の積分器の出力側から前記合成波sin（θ−φ）が生成され、該合成波sin(θ−φ)の極性に基づき、内部推定角度φが前記回転角度θに一致するよう前記第１のω係数器と前記第２のω係数器の極性が制御されることを特徴とする。
請求項２にかかる発明の回転角検出装置は、回転検出器から出力する２相の回転検出信号sinθ・f(t)、cosθ・f(t)をディジタル変換し、回転角度θを得る回転角度検出装置において、前記回転検出信号sinθ・f(t)をＡ／Ｄ変換する第１のＡ／Ｄ変換手段と、記回転検出信号cosθ・f(t)をＡ／Ｄ変換する第２のＡ／Ｄ変換手段と、前記第１のＡ/Ｄ変換手段で変換した回転検出信号sinθ・f(t)から基本波成分の振幅強度sinθを抽出する第１のフーリエ分析手段と、前記第２のＡ/Ｄ変換手段で変換した回転検出信号cosθ・f(t)から基本波成分の振幅強度cosθを抽出する第２のフーリエ分析手段と、前記振幅強度sinθ、cosθと内部推定角度φから合成波sin(θ−φ)を生成するとともに、該合成波sin(θ−φ)の極性にもとづき内部推定角度φを回転角度θに一致するように制御する合成波生成・位相制御手段と、前記回転検出器への正弦波または２値の励磁信号を生成する励磁信号生成手段と、を有し、前記第１および第２のフーリエ分析手段、前記合成波生成・位相制御手段、並びに正弦波を生成する励磁信号生成手段は、第１の積分器と、該第１の積分器の出力側に入力側が接続された第１のω係数器と、該第１のω係数器の出力側に入力側が接続された第２の積分器と、該第２の積分器の出力側に入力側が接続され出力側が前記第１の積分器の入力側に接続された第２のω係数器とからなる共通の２相発振器で構成され、前記第１および第２のフーリエ分析手段、前記合成波生成・位相制御手段、並びに前記励磁信号生成手段が時分割で動作し、前記第１の積分器および前記第２の積分器の値が、前記時分割動作に応じて置き換えられるようにしたことを特徴とする。

【発明の効果】

【0008】

本発明の回転角度検出装置によれば、従来では必要であった乗算型ＤＡＣ、同期検波器、補償器、ＳＩＮ-ＲＯＭテーブル、ＣＯＳ−ＲＯＭテーブル等の専用回路が不要になる。特に乗算型ＤＡＣ、ＳＩＮ-ＲＯＭテーブル、ＣＯＳ-ＲＯＭテーブルは、半導体装置においてチップ面積に対する比率が大きいため、不要にすることによりチップ面積を大幅に小さくすることができ、コストを下げることができる。また、本発明をＤＳＰ、マイコン等で実現する場合においても、より廉価なＤＳＰ、マイコン等で実現することができる利点がある。さらに２相発振器自体が一般的な論理回路で構成できるため、２相発振器を応用したフーリエ分析器、合成波生成・位相制御手段、励磁信号生成手段も一般的な回路構成で実現でき、信号処理部全体に関して、半導体装置においてはチップ面積を下げることができ、ＤＳＰ、マイコン等においては処理が軽くなり、より廉価なもので実現できる利点がある。

【図面の簡単な説明】

【0009】

【図1】本発明の一実施例の回転角度検出装置の構成を示すブロック図である。

【図2】ディジタル２相発振器の構成を示す説明図である。

【図3】２相発振器を応用して構成したフーリエ分析器４Ａ，４Ｂを示す説明図である。

【図4】２相発振器を応用して構成した合成波生成・位相制御器５を示す構成図である。

【図5】共通の２相発振器によりフーリエ分析器４Ａ，４Ｂと、合成波生成・位相制御器５と、励磁信号生成器７の処理を時分割で行う構成の説明図である。

【図6】従来のＲ／Ｄコンバータの構成を示すブロック図である。

【発明を実施するための形態】

【0010】

以下に本発明の回転角度検出装置の実施例について説明する。図１はその一実施例の構成を示すブロック図で、１は回転検出器であるレゾルバ本体、２は回転角度検出部を示す。回転角度検出部２おいて、３Ａは正弦波側のＡ／Ｄ変換器、３Ｂは余弦波側のＡ／Ｄ変換器、４Ａは正弦波側のフーリエ分析器、４Ｂは余弦波側のフーリエ分析器である。Ａ／Ｄ変換器３Ａ，３Ｂは同じ回路構成、フーリエ分析器４Ａ，４Ｂは同じ回路構成である。５は合成波生成・位相制御器、６は制御器、７は励磁信号生成器である。なお、フーリエ分析器４Ａ、４Ｂ、合成波生成・位相制御器５、励磁信号生成器７は、いずれも２相発振器を基とした回路で構成されている。

【0011】

図２はディジタル２相発振器の構成を示したもので、８が加算器、９Ａ，９Ｂが積分器、１０Ａ，１０Ｂがω係数器である。積分器９Ａ，９Ｂは、レジスタ９１と２相発振器の出力発散防止のための１−δ係数器９２と加算器９３とで構成されている。なお、２相発振器をディジタル的に表現する場合、ω係数器１０Ａ，１０Ｂ、および１−δ係数器９２の係数値は、ビットシフト回路と加算器を組み合わせることで実現できる。

【0012】

２相発振器自体は公知の技術であるが、簡単にその原理を説明する。積分器９Ａ，９Ｂを伝達関数１／ｓとし、図２の加算器８に発振の初期値として振幅Ａのインパルスを入力すると、右上側の出力Ｚ(s)は以下のように求められる。

式（１）を逆ラプラス変換すると、Z(t)＝Ａcosωtとなる。
同様に、左下側の出力Z'(s)は以下のように求められる。

式（２）を逆ラプラス変換すると、Z'(t)＝−Ａsinωtとなる。つまり、２相発振器においては同一の入力信号（振幅Ａのインパルス）に対して、Ａcosωt、−Ａsinωtの２相の出力を同時に得ることができる。

【0013】

この原理を応用したものがフーリエ分析器４Ａ、４Ｂであり、図３にフーリエ分析器の伝達関数を示す。積分器４１Ａ，４１Ｂは、レジスタ４１１と１−δ係数器４１２と加算器４１３とで構成される。４２Ａ，４２Ｂはω係数器である。その考え方は文献（小林史典、中野道雄、「２相発振器を応用したアナログ式フーリエ分析器」、電子通信学会論文誌 別刷、Trans.IECE '80/6 Vol.63-C No.6）を参考にしている。詳しい説明は前記文献に譲るが、簡単に説明すると、図３の系の加算器４３にωの成分を有する周期信号ｆ(t)（＝ｆ(t＋ｎＴ)）が入力される場合、出力は系のインパルス応答と、入力信号の畳み込み積分で表されることから、Ｔ周期後のcos側出力からは、信号のcosωtの振幅値に比例した値（一次成分）が出力し、sin側出力からは信号のsinωtの振幅値に比例した値（一次成分）が出力する。

【0014】

これにより、図１のフーリエ分析器４Ａ，４Ｂでは、それぞれの加算器４３にＡ／Ｄ変換器３Ａ，３Ｂから出力するsinθ・ｆ(t)、cosθ・ｆ(t)をそれぞれ入力させれば、周波数成分ｆ(t)は無くなるので、sinθ・ｆ(t)側のフーリエ分析器４Ａからは励磁信号f(t)の振幅値に当たるsinθが得られ、cosθ・ｆ(t)側のフーリエ分析器４Ｂからはcosθが得られる。また、このフーリエ分析器４Ａ，４Ｂにおいて、励磁成分ｆ(t)は除去されるので、同期検波は不要となる。なお、本発明においては、励磁信号にωの成分を有する正弦波を用いている（ｆ(t)＝sinωt）が、方形波を用いても同様の分析結果が得られることは明らかであり、その場合、励磁信号生成器７には２相発振器を用いず、分周器のみでごく簡単に構成可能であり、その出力も電圧レベルとしては“Low/High”の２種類だけであるので、例えばオープンドレイン出力端子などを使えば、プルアップするための電源電圧を変化させるだけで、信号の増幅も非常に効率的に行うことが出来る。

【0015】

フーリエ分析器４Ａ，４Ｂより得られた振幅値sinθ、cosθから制御偏差ε＝sin（θ-φ）を求めるのが、合成波生成・位相制御器５である。合成波生成・位相制御器５も２相発振器の応用で実現できる。合成波生成・位相制御器５の伝達関数を図４に示す。この合成波生成・位相制御器５は、２相発振器を重ね合わせたものであり、その動作は以下のようになる。図４において、５１Ａ，５１Ｂは積分器、５２Ａ，５２Ｂはω係数器、５３Ａ，５３Ｂは加算器である。積分器５１Ａ，５１Ｂは、レジスタ５１１、１−δ係数器５１２、加算器５１３で構成される。

【0016】

図４の加算器５３Ａに振幅Ａのインパルスを入力した場合を考える。この場合、右上側の出力からはＡcosωtの信号が得られる。同様に図４の加算器５３Ｂに振幅値Ｂのインパルスを入力した場合を考える。この場合、右上側の出力からは−Ｂsinωtの信号が得られる。よって、同じタイミングで振幅Ａ、Ｂを２相発振器の系に入力した場合を考えると、右上側の出力よりそれぞれの出力の和であるＡcosωt−Ｂsinωtを得ることができる。

【0017】

ここで図１のブロック図において、合成波生成・位相制御器５に入力される振幅Ａをsinθ、振幅Ｂをcosθ、角度ωtを内部推定角度φとすると、三角関数の加法定理より上記合成波出力は以下のようになる。

【0018】

この式（３）より、図１の合成波生成・位相制御器５より出力される信号は、制御偏差εそのものとなることが判る。この制御偏差ε＝sin（θ−φ）において、θはレゾルバ１の回転角度、φは内部推定角度であるため、両者が一致するよう、つまり制御偏差ε＝０となるように図１の合成波生成・位相制御器５は動作する。これにより、回転角度θ−φ＝０から、θを検出することができる。

【0019】

具体的には、制御偏差εは２の補数表現で表されるため、最上位の符号ビット（ＭＳＢ）で正負の判別ができ、図４の上側の積分器５１Ａのレジスタ５１１のＭＳＢが‘０’の場合、θ＞φとなるため、図４のω係数器５２Ａ，５２Ｂの符号はそのままで、内部推定角度φの位相を進める。逆にＭＳＢが‘１’の場合、θ＜φとなるため、図４のω係数器５２Ａ，５２Ｂの符号を逆に替えて内部推定角度φの位相を遅らせる。これにより、φ＝θに収束する。

【0020】

これを実際にクロック周期ΔＴの概念を入れて式で表すと、以下のようになる。制御偏差εが、ε＞０、つまりＭＳＢ＝‘０’のときは、

となる。一方、ε＜０、つまりＭＳＢ＝‘１’のときは、

となる。このように、合成波生成・位相制御器５の内部で制御偏差εのフィードバック制御を行うことで、常にθ＝φを得ることができる。

【0021】

また、制御器６では、合成波生成・位相制御器５で得られたＭＳＢをアップ／ダウン信号として、内部推定角度φを表すアップ／ダウンカウンタのカウント値を同じタイミングで増減している。このため、（３）式で表される合成波生成・位相制御器５の内部推定角度φと、制御器６から出力される内部推定角度φは、常に同期している。つまり、制御器６からはレゾルバ１の回転角度θ（＝φ）を表す信号が出力する。

【0022】

なお、図１において、励磁信号生成器７は図２に示した２相発振器そのものであり、回転検出器１の励磁側へ、ωの成分を含む励磁成分ｆ(t)＝sinωtを出力する。

【0023】

本発明の実施例では励磁信号f(t)に正弦波を使用しているが、フーリエ分析器の説明でも述べたように、方形波を使用しても同様の結果が得られる。方形波を利用する場合、分周器を利用して励磁信号を生成できるため、マイコン等ＤＡＣ出力を持たない半導体装置で本発明を実現する場合においても、実現することができる。

【0024】

以上の説明及び図２〜図４から判るように、本発明において主要な構成要素であるフーリエ分析器４Ａ，４Ｂ、合成波生成・位相制御器５、および励磁信号生成器７は、全て２相発振器を基とするほぼ同じ回路によって構成されている。

【0025】

２相発振器自体は、図２からも明らかなように簡単な回路で構成されているため、本発明における回転角度検出装置を専用の半導体装置で構成する場合、Ａ／Ｄ変換回路以外には特許文献１のような専用回路を必要とせず、ハードウェアを大幅に簡略化できる。またＤＳＰ、マイコン等で構成する場合においても、一般的にＤＳＰ、マイコン等が具備している回路で実現可能であり、複雑な処理を必要としないため、より廉価なＤＳＰ、マイコンで実現することが可能である。

【0026】

いま、励磁信号生成器７で生成される励磁信号ｆ(t)（＝sinωt）を図２の２相発振器で生成し、フーリエ分析器４Ａ，４Ｂで生成されるsinθ、cosθを図３の２相発振器で生成し、合成波生成／位相制御器５で生成される合成波sin（θ−φ）を図４の２相発振器で生成する場合、それらの２相発振器を構成する１−δ係数器及びω係数器はビットシフト回路と加算器の組み合わせで構成できるため、その組み合わせを切り替えることで共有させることができ、このとき、積分器を構成するレジスタは、そこにセットするデータを入れ替えることによって、そのレジスタも共有させることができる。

【0027】

図５はこのように１つの２相発振器によって、励磁信号生成器７、フーリエ分析器４Ａ，４Ｂ、合成波生成／位相制御器５の３種の回路を実現する場合の構成を示す図である。積分器６０Ａ，６０Ｂは、レジスタ６１、１−δ係数器６２、加算器６３、セレクタ６４で構成される。そして、１−δ係数器６２は、ビットシフト回路群６２１、セレクタ６２２〜６２４、および加算器６２５で構成される。また、ω係数器７０Ａ，７０Ｂは、ビットシフト回路群７１、セレクタ７２〜７４、加算器７５、利得が−１の乗算器７６、およびセレクタ７７で構成される。

【0028】

図５の回路を励磁信号生成器７として使用する場合は、積分器６０Ａ，６０Ｂにおいて、ビットシフト回路群６２１の所定のビットシフト回路により得られる１−δ係数をセレクタ６２２〜６２４で選択する。そして、一方の積分器６０Ａのセレクタ６４によって、外部入力する初期値（図２の初期パルスＡに相当する値）をレジスタ６１に取り込んでおく。なお、他方の積分器６０Ｂのセレクタ６４は加算器６３の出力を選択するようにする。また、ω係数器７０Ａ，７０Ｂにおいて、ビットシフト回路群７１の所定のビットシフト回路により得られるω係数をセレクタ７２〜７４で選択し、セレクタ７７でそのω係数の極性を選択する。ω係数の値は、例えば、Ｔ＝５０であれば、ω＝２π／Ｔにより、ω＝0.125663706・・・≒2^-3+2^-11+2^-13により設定される。これにより、ｆ(t)＝sinωtが積分器６０Ｂから生成される。ただし、（１−δ係数、及びω係数を決める）このビットシフト回路のセレクタの数は、３個に限られるものではなく、必要な精度で決まる。

【0029】

図５の回路をフーリエ分析器４Ａ，４Ｂとして使用する場合は、フーリエ分析器４Ａ，４Ｂのそれぞれを図５の回路で構成する。そして、積分器６０Ａ，６０Ｂにおいて、ビットシフト回路群６２１の所定のビットシフト回路により得られる１−δ係数をセレクタ６２２〜６２４で選択する。そして、一方の積分器６０Ａのセレクタ６４によって、図１のＡ／Ｄ変換器３Ａ，３Ｂから入力する値（sinθ・f(t)、又はcosθ・f(t)）を当該値が更新される毎に初期値としてレジスタ６１に取り込み発振を行わせる。なお、他方の積分器６０Ｂのセレクタ６４は加算器６３の出力を選択するようにする。また、ω係数器７０Ａ，７０Ｂにおいて、ビットシフト回路群７１の所定のビットシフト回路により得られるω係数をセレクタ７２〜７４で選択し、セレクタ７７でそのω係数の極性を選択する。これにより、積分器６０Ａから入力信号の振幅値であるcosθ、又はsinθが生成される。

【0030】

図５の回路を合成波生成／位相制御器５として使用する場合は、積分器６０Ａ，６０Ｂにおいて、ビットシフト回路群６２１の所定のビットシフト回路により得られる１−δ係数をセレクタ６２２〜６２４で選択する。そして、一方の積分器６０Ａのセレクタ６４によって、図１のフーリエ分析器４Ａから入力する値（sinθ）を当該値が更新される毎に初期値としてレジスタ６１に取り込み、他方の積分器６０Ｂのセレクタ６４によって、図１のフーリエ分析器４Ｂから入力する値（cosθ）を当該値が更新される毎（つまり、前記cosθの取り込みと同時）に初期値としてレジスタ６１に取り込み、発振を行わせる。また、ω係数器７０Ａ，７０Ｂにおいて、ビットシフト回路群７１の所定のビットシフト回路により得られるω係数をセレクタ７２〜７４で選択し、積分器６０Ａ側のレジスタ６１のデータのＭＳＢの値に応じて、セレクタ７７でそのω係数の極性を選択する。これにより、積分器６０Ａからsin（θ−φ）が生成される。

【0031】

図５の構成では、以上の励磁信号生成器７、フーリエ分析器４Ａ，４Ｂ、および合成波生成・位相制御器５のような３種類４つの２相発振器の動作を、時分割動作により実施する。この時分割動作では、励磁信号生成器７として動作させるときは、フーリエ分析器４Ａ，４Ｂ、および合成波生成・位相制御器５で動作して生成した積分器６０Ａ，６０Ｂのレジスタ６１の値を図示しないメモリ（レジスタ）に一時待避させ、フーリエ分析器４Ａ，４Ｂの一方として動作させるときは、フーリエ分析器４Ａ，４Ｂの他方、励磁信号生成器７、および合成波生成・位相制御器５で動作して生成した積分器６０Ａ，６０Ｂのレジスタ６１の値をメモリ（レジスタ）に一時待避させ、合成波生成・位相制御器５として動作させるときは、フーリエ分析器４Ａ，４Ｂ、および励磁信号生成器７で動作して生成した積分器６０Ａ，６０Ｂのレジスタ６１の値をメモリ（レジスタ）に一時待避させる。そして、励磁信号生成器７、フーリエ分析器４Ａ，４Ｂ、合成波生成・位相制御器５としてそれぞれを動作させるとき、それぞれメモリの値をセレクタ６４から取り込んでレジスタ６１に復帰セットさせて、当該の動作を行わせる。このような手法により、積分器６０Ａ，６０Ｂのレジスタ６１をそれぞれ１個で済ませることができ、回路素子を大幅に削減できる。

【0032】

本発明の回転角度検出装置は、以上の実施例で説明した１相励磁２相出力のレゾルバ１以外にも、９０度位相の異なる信号を出力する回転検出器の信号処理の実現に好適である。

【符号の説明】

【0033】

１：レゾルバ
２：回転角度検出部
３Ａ，３Ｂ：Ａ／Ｄ変換器、４，４Ａ，４Ｂ：フーリエ分析器、５：合成波生成／位相制御器、６：制御器、７：励磁信号生成器
８：加算器、９Ａ，９Ｂ：積分器、９１：レジスタ、９２：１−δ係数器、９３：加算器、１０Ａ，１０Ｂ：ω係数器
４１Ａ，４１Ｂ：積分器、４１１：レジスタ、４１２：１−δ係数器、４１３：加算器、４２Ａ，４２Ｂ：ω係数器、４３：加算器
５１Ａ，５１Ｂ：積分器、５１１：レジスタ、５１２：１−δ係数器、５１３：加算器、５２Ａ，５２Ｂ：ω係数器、５３Ａ，５３Ｂ：加算器
６０Ａ，６０Ｂ：積分器、６１：レジスタ、６２：１−δ係数器、６２１：ビットシフト回路群、６２２〜６２４：セレクタ、６２５：加算器、６３：加算器、６４：セレクタ
７０Ａ，７０Ｂ：ω係数器、７１：ビットシフト回路群、７２〜７４：セレクタ、７５：加算器、７６：乗算器、７７：セレクタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】