特開 2024-167577 トランジスタおよびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024167577

(43)【公開日】2024-12-04

(54)【発明の名称】トランジスタおよびその製造方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20241127BHJP

   H01L 29/786 20060101ALI20241127BHJP

   H10K 10/46 20230101ALI20241127BHJP

   H10K 10/84 20230101ALI20241127BHJP

   H01L 21/28 20060101ALI20241127BHJP

【ＦＩ】

H01L29/78 616K

H01L29/78 616V

H10K10/46

H10K10/84

H01L21/28 301

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023083752

(22)【出願日】2023-05-22

(71)【出願人】

【識別番号】000004226

【氏名又は名称】日本電信電話株式会社

(71)【出願人】

【識別番号】504137912

【氏名又は名称】国立大学法人 東京大学

(74)【代理人】

【識別番号】100098394

【弁理士】

【氏名又は名称】山川 茂樹

(74)【代理人】

【識別番号】100153006

【弁理士】

【氏名又は名称】小池 勇三

(74)【代理人】

【識別番号】100064621

【弁理士】

【氏名又は名称】山川 政樹

(74)【代理人】

【識別番号】100121669

【弁理士】

【氏名又は名称】本山 泰

(72)【発明者】

【氏名】三浦 直樹

(72)【発明者】

【氏名】田口 博章

(72)【発明者】

【氏名】小松 武志

(72)【発明者】

【氏名】渡辺 和誉

(72)【発明者】

【氏名】渡邉 峻一郎

(72)【発明者】

【氏名】竹谷 純一

【テーマコード（参考）】

4M104

5F110

【Ｆターム（参考）】

4M104AA10

4M104BB36

4M104CC01

4M104CC05

4M104DD34

4M104GG08

4M104HH14

4M104HH20

5F110CC01

5F110CC05

5F110CC07

5F110DD02

5F110EE01

5F110EE43

5F110FF01

5F110FF27

5F110GG05

5F110GG41

5F110GG42

5F110HK01

5F110HK16

5F110HK32

5F110QQ14

(57)【要約】

【課題】より微細化が可能でありデバイスの設計自由度が高いカーボン電極を用いたトランジスタを提供する。
【解決手段】基板１０１の上に、ゲート電極の形成領域に開口２０２を備えるリフトオフマスク２０１を形成し、リフトオフマスク２０１が形成された基板１０１の上に炭素を堆積することで炭素薄膜１２１を形成する。例えば、炭素薄膜１２１は、純カーボンをターゲットとして用いた蒸着（電子線蒸着法）により形成する。炭素薄膜１２１を形成した後でリフトオフマスク２０１をリフトオフする。
【選択図】 図１Ｂ

【特許請求の範囲】

【請求項1】

基板の上に炭素から構成された電極を形成してゲート電極とするゲート形成工程と、
前記基板の上に有機半導体から構成された半導体層を形成するチャネル形成工程と、
前記半導体層と前記ゲート電極との間にゲート絶縁層を形成する絶縁層形成工程と、
炭素から構成された電極を形成してソース電極とするソース形成工程と、
炭素から構成された電極を形成してドレイン電極とするドレイン形成工程と
を備え、
前記ゲート形成工程、前記ソース形成工程、および前記ドレイン形成工程の少なくとも１つは、
炭素を堆積することで形成した炭素薄膜をパターニングすることで電極を形成する電極形成工程を含むトランジスタの製造方法。

【請求項2】

請求項１記載のトランジスタの製造方法において、
前記電極形成工程は、
前記基板の上に電極の形成領域が開口したリフトオフマスクを形成するマスク形成工程と、
前記リフトオフマスクが形成された前記基板の上に炭素を堆積することで前記炭素薄膜を形成する薄膜形成工程と、
前記炭素薄膜を形成した後で前記リフトオフマスクをリフトオフすることで電極を前記基板の上に形成するリフトオフ工程と
を含むトランジスタの製造方法。

【請求項3】

請求項１記載のトランジスタの製造方法において、
前記電極形成工程は、
前記基板の上に炭素を堆積することで前記炭素薄膜を形成する薄膜形成工程と、
前記炭素薄膜の上の電極の形成領域にマスクパターンを形成するマスク形成工程と、
前記マスクパターンをマスクとして前記炭素薄膜をエッチング加工することで電極を前記基板の上に形成するエッチング工程と
を含むトランジスタの製造方法。

【請求項4】

請求項１記載のトランジスタの製造方法において、
前記電極形成工程は、前記炭素薄膜を蒸着により形成する蒸着工程を含むトランジスタの製造方法。

【請求項5】

基板の上に形成された炭素からなるゲート電極と、
前記基板の上に形成された有機半導体から構成された半導体層と、
前記半導体層と前記ゲート電極との間に形成されたゲート絶縁層と、
炭素から構成されたソース電極およびドレイン電極と
を備え、
前記ゲート電極、前記ソース電極、および前記ドレイン電極の少なくとも１つは、アモルファス状態の炭素から構成されているトランジスタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、トランジスタおよびその製造方法に関する。

【背景技術】

【0002】

近年、モノのインターネット（Internet of Things: IoT）という概念が提唱され、あらゆるものにセンサーデバイスが実装されてネットワーク化した社会の到来が予見されている。このようなＩｏＴ社会で必要とされるデバイスは、安価かつ量産可能であることが要求される。さらに、あらゆるものに実装する以上、全てのＩｏＴデバイスの回収は原理的に不可能である点を鑑み、ＩｏＴデバイスは、資源としての有用性が低く、環境負荷の小さな材料で構成されていることが望ましい。

【0003】

このような背景の元に、有機半導体（Organic Semiconductor：ＯＳＣ）が、半導体材料として有望な候補と目されている。有機半導体は、簡便な印刷プロセスによって溶液から成膜が可能なため、真空プロセスを必要とするシリコン半導体よりもＩｏＴデバイスを低コストで製造できる。また、有機半導体から構成するデバイス（例えば、トランジスタ）は、数分子層の厚みで駆動するため極々少量で十分であり、材料コストも少なく済む。さらに有機物であるため焼却可能であり、完全燃焼後は基本的に処分後の残渣が生じない。このため、有機半導体を用いた有機トランジスタは、コスト・機能の両面からＩｏＴ社会の実現に資するものと考えられている。

【0004】

しかしながら一般的な有機トランジスタの電極や回路の配線には、加工プロセス性や電気伝導性の観点から、金、銀、アルミニウムなどの金属が用いられている。資源量の限られるこれらの金属元素は資源戦略的にも経済的にも回収することが望ましく、ＩｏＴデバイスの運用思想にそぐわない。このため、あらゆる場所に遍く存在し、容易に入手可能でありつつ、処分時の環境負荷が小さな材料で構成された代替電極材料が必要である。このような背景から、グラファイトに代表される導電性カーボン材料が注目されている。

【0005】

従来技術として、コストが安く環境負荷の小さい炭素で電極を形成した有機トランジスタが開発されている（非特許文献１）。この有機トランジスタは、電極を形成する温度が高いため、有機半導体が形成されている状態では電極が形成できず、全ての電極を形成した後で、有機半導体の層を形成している。

【0006】

このため、有機半導体の層に対して、一方の側に、ソース電極、ドレイン電極、ゲート電極が配置されるcoplanar型構造に限定されており、設計の自由度が高くないという課題がある。特に、半導体へのキャリア注入の点では、半導体層がソース・ドレイン電極とゲート電極とで挟まれたstaggered型構造が有利であるが、この技術では製造できない。

【0007】

この問題に対し、発明者らは、サブミクロン～ミクロンオーダーのカーボン微粒子を含む分散液のスプレー塗布によるカーボン電極・配線の作製方法を提案した（特許文献１）。この電極・配線を持つ有機トランジスタは、staggered型構造で作製でき、金などの貴金属を用いた標準的な構成の有機トランジスタに匹敵する優れた特性を示すことが確認されている。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開２０２１－０３４４６３号公報

【非特許文献】

【0009】

【非特許文献1】Y. Chen et al., "Towards Flexible All-Carbon Electronics: Flexible Organic Field-Effect Transistors and Inverter Circuits Using Solution-Processed All-Graphene Source/Drain/Gate Electrodes", Nano Research, vol. 3, no. 10, pp. 714-721, 2010.

【発明の概要】

【発明が解決しようとする課題】

【0010】

しかしながら、上述した技術では、液体をスプレーするため、液の染み込みや回り込みが発生しやすく、微細パターンの形成に不向きである。分散液のスプレー塗布により形成する場合、例えば、ソース電極とドレイン電極との電極間距離（トランジスタのチャネル長）は、５０μｍが限度であった。

【0011】

また、カーボン微粒子の粒径がサブミクロン～ミクロンオーダーあるため、形成される電極の厚さが数～数１０μｍに達する。また、ミクロンオーダーの微粒子の集合体となるために表面が粗くなり、積層構造の最上面以外に電極を配置する構造には適応が困難である。例えば、薄膜トランジスタのゲート電極に適用する場合、構造を制限するために設計の自由度的に不利である。

【0012】

上述したように、従来のカーボン微粒子を含む分散液のスプレー塗布によるカーボン電極・配線の作製技術は、電極の微細化に不向きであり、トランジスタの設計自由度が低いという問題があった。

【0013】

本発明は、以上のような問題点を解消するためになされたものであり、より微細化が可能でありデバイスの設計自由度が高いカーボン電極を用いたトランジスタの提供を目的とする。

【課題を解決するための手段】

【0014】

本発明に係るトランジスタの製造方法は、基板の上に炭素から構成された電極を形成してゲート電極とするゲート形成工程と、基板の上に有機半導体から構成された半導体層を形成するチャネル形成工程と、半導体層とゲート電極との間にゲート絶縁層を形成する絶縁層形成工程と、炭素から構成された電極を形成してソース電極とするソース形成工程と、炭素から構成された電極を形成してドレイン電極とするドレイン形成工程とを備え、ゲート形成工程、ソース形成工程、およびドレイン形成工程の少なくとも１つは、炭素を堆積することで形成した炭素薄膜をパターニングすることで電極を形成する電極形成工程を含む。

【0015】

本発明に係るトランジスタは、基板の上に形成された炭素からなるゲート電極と、基板の上に形成された有機半導体から構成された半導体層と、半導体層とゲート電極との間に形成されたゲート絶縁層と、炭素から構成されたソース電極およびドレイン電極とを備え、ゲート電極、ソース電極、およびドレイン電極の少なくとも１つは、アモルファス状態の炭素から構成されている。

【発明の効果】

【0016】

以上説明したように、本発明によれば、炭素を堆積することで形成した炭素薄膜をパターニングすることで炭素から構成された電極を形成するので、より微細化が可能でありデバイスの設計自由度が高いカーボン電極を用いたトランジスタが提供できる。

【図面の簡単な説明】

【0017】

【図1A】図１Ａは、本発明の実施の形態１に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図1B】図１Ｂは、本発明の実施の形態１に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図1C】図１Ｃは、本発明の実施の形態１に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図1D】図１Ｄは、本発明の実施の形態１に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図1E】図１Ｅは、本発明の実施の形態１に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図1F】図１Ｆは、本発明の実施の形態１に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図2A】図２Ａは、本発明の実施の形態２に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図2B】図２Ｂは、本発明の実施の形態２に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図2C】図２Ｃは、本発明の実施の形態２に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図2D】図２Ｄは、本発明の実施の形態２に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図2E】図２Ｅは、本発明の実施の形態２に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図2F】図２Ｆは、本発明の実施の形態２に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図3A】図３Ａは、本発明の実施の形態３に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図3B】図３Ｂは、本発明の実施の形態３に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図3C】図３Ｃは、本発明の実施の形態３に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図3D】図３Ｄは、本発明の実施の形態３に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図3E】図３Ｅは、本発明の実施の形態３に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図3F】図３Ｆは、本発明の実施の形態３に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図3G】図３Ｇは、本発明の実施の形態３に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図3H】図３Ｈは、本発明の実施の形態３に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図4A】図４Ａは、本発明の実施の形態４に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図4B】図４Ｂは、本発明の実施の形態４に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図4C】図４Ｃは、本発明の実施の形態４に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図4D】図４Ｄは、本発明の実施の形態４に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図5A】図５Ａは、本発明の実施の形態５に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図5B】図５Ｂは、本発明の実施の形態５に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図5C】図５Ｃは、本発明の実施の形態５に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【図5D】図５Ｄは、本発明の実施の形態５に係るトランジスタの製造方法を説明する途中工程の各層の状態を示す断面図である。

【発明を実施するための形態】

【0018】

以下、本発明の実施の形態に係るトランジスタの製造方法について説明する。

【0019】

［実施の形態１］
はじめに、本発明の実施の形態１に係るトランジスタ（電界効果トランジスタ）の製造方法について、図１Ａ～図１Ｆを参照して説明する。

【0020】

実施の形態１では、まず、基板１０１の上に炭素から構成された電極を形成してゲート電極１０２とする（ゲート形成工程）。ゲート電極１０２の形成では、まず、図１Ａに示すように、基板１０１の上に、ゲート電極の形成領域に開口２０２を備えるリフトオフマスク２０１を形成する（マスク形成工程）。基板１０１は、例えば、ポリイミドフィルムをガラス基板に貼り付けたポリイミド/ガラス基板とすることができる。また、基板１０１は、ガラス基板とすることができる。例えば、基板１０１の上にリフトオフレジストを塗布してレジスト膜を形成し、このレジスト膜をよく知られたフォトリソグラフィー技術によりパターニングすることで、開口２０２を備えるリフトオフマスク２０１が形成できる。リフトオフレジストは、例えば、東京応化工業株式会社製のＴＬＯＲシリーズとすることができる。

【0021】

次に、図１Ｂに示すように、リフトオフマスク２０１が形成された基板１０１の上に炭素を堆積することで炭素薄膜１２１を形成する（薄膜形成工程）。例えば、炭素薄膜１２１は、純カーボンをターゲットとして用いた蒸着（電子線蒸着法）により形成することができる（蒸着工程）。炭素薄膜１２１は、例えば、厚さ１～１００ｎｍとすることができる。このように、蒸着などにより堆積した蒸着膜である炭素薄膜１２１は、膜の全体にわたってアモルファス状態の炭素から構成されたものとなる。蒸着により堆積した炭素薄膜の表面は、原子間力顕微鏡による観察により、表面粗さ（二乗平均平方根高さＳｑ）が０．３３ｎｍと極めて平坦な状態であることが確認されている。

【0022】

上述したように、炭素薄膜１２１を形成した後でリフトオフマスク２０１をリフトオフすることで、図１Ｃに示すように、ゲート電極１０２を基板１０１の上に形成する（リフトオフ工程）。ゲート電極１０２の厚さは、炭素薄膜１２１の厚さと同じとなり、炭素薄膜１２１の厚さを１～１００ｎｍとすれば、ゲート電極１０２の厚さも１～１００ｎｍとなる。また、蒸着膜から構成されたゲート電極１０２も、アモルファス状態の炭素から構成されたものとなり、表面は極めて平坦な状態が得られている。

【0023】

以上に説明したように、炭素を堆積することで形成した炭素薄膜１２１をパターニングすることで、基板１０１の上に炭素から構成されたゲート電極１０２を形成する（電極形成工程）。実施の形態１では、次に、図１Ｄに示すように、ゲート電極１０２の上にゲート絶縁層１０３を形成する（絶縁層形成工程）。ゲート絶縁層１０３は、例えば、パリレンから構成することができる。例えば、蒸着によりパリレンを成長させることで、ゲート絶縁層１０３が形成できる。また、ゲート絶縁層１０３は、例えば酸化アルミニウムから構成することができる。例えば、原子層堆積法により酸化アルミニウムを成長させることでゲート絶縁層１０３が形成できる。また、塗布法により樹脂を塗布することでゲート絶縁層１０３が形成できる。ゲート電極１０２は、１～１００ｎｍと薄いので、ゲート絶縁層１０３の表面をほぼ平坦な状態に形成することができる。

【0024】

次に、図１Ｅに示すように、有機半導体から構成された半導体層１０４を基板１０１の上に形成する（チャネル形成工程）。実施の形態１では、ゲート絶縁層１０３の上に半導体層１０４を形成する。例えば、有機半導体から構成された半導体が溶解している溶液を塗布することで、半導体層１０４が形成できる。また、他基板に形成してある半導体膜を転写することで、半導体層１０４が形成できる。半導体層１０４にチャネルが形成される。

【0025】

半導体層１０４は、例えば、［１］ｂｅｎｚｏｔｈｉｅｎｏ［３，２－ｂ］ｂｅｎｚｏｔｈｉｏｐｈｅｎｅ誘導体、ｄｉｎａｐｈｔｈｏ［２，３－ｂ：２’，３’－ｆ］ｔｈｉｅｎｏ［３，２－ｂ］ｔｈｉｏｐｈｅｎｅ誘導体、ＴＩＰＳ（triisopropylsilylethynyl）－ペンタセン、ＴＥＳ（triethylsilylethynyl）－アントラジチオフェン（ＡＤＴ）、およびその誘導体、ペリレン誘導体、テトラシアノキノジメタン（7,7,8,8-Tetracyanoquinodimethane：ＴＣＮＱ）、Ｆ４－ＴＣＮＱ、ルブレン、ペンタセン、Ｐ３ＨＴ、ＰＢＴＴＴ、ＰＤＡ２Ｔ誘導体、ジナフトジチオフェン、ジナフトベンゾジチオフェン、ジナフトナフトジチオフェンや屈曲型カルコゲノフェン化合物およびその誘導体などから構成することができる。

【0026】

次に、図１Ｆに示すように、炭素から構成されたソース電極１０５およびドレイン電極１０６を形成する（ソース形成工程、ドレイン形成工程）。この例では、半導体層１０４の上に、ソース電極１０５およびドレイン電極１０６を形成する。例えば、炭素を堆積することで形成した炭素薄膜をパターニングすることで電極を形成してソース電極１０５およびドレイン電極１０６とする（電極形成工程）。

【0027】

例えば、ソース電極１０５およびドレイン電極１０６の形成領域に開口を備えるリフトオフマスクを半導体層１０４の上に形成する（マスク形成工程）。次に、リフトオフマスクが形成された半導体層１０４の上に炭素を堆積することで炭素薄膜を形成する（薄膜形成工程）。例えば、炭素薄膜は、純カーボンをターゲットとして用いた蒸着（電子線蒸着法）により形成することができる（蒸着工程）。炭素薄膜を形成した後でリフトオフマスクをリフトオフすることで、図１Ｆに示すように、ソース電極１０５およびドレイン電極１０６を基板１０１の上に形成する（リフトオフ工程）。ソース電極１０５，ドレイン電極１０６は、前述したゲート電極１０２と同様に、アモルファス状態の炭素から構成されたものとなり、表面は極めて平坦な状態が得られている。

【0028】

上述したことにより、基板１０１の上に形成されたゲート電極１０２と、ゲート電極１０２の上に形成されたゲート絶縁層１０３と、ゲート絶縁層１０３の上に形成され、有機半導体から構成された半導体層１０４と、炭素から構成されたソース電極１０５およびドレイン電極１０６とを備える電界効果トランジスタが作製される。また、蒸着膜から構成された各電極は、アモルファス状態の炭素から構成されたものとなる。この例では、ソース電極１０５およびドレイン電極１０６は、半導体層１０４の上に形成されたものとなる。

【0029】

なお、上述では、ゲート電極１０２、ソース電極１０５、ドレイン電極１０６の全てを、炭素を堆積することで形成した炭素薄膜をパターニングすることで形成したが、これに限るものではない。ゲート電極１０２、ソース電極１０５、ドレイン電極１０６の少なくとも１つを、炭素を堆積することで形成した炭素薄膜をパターニングすることで形成することができる。

【0030】

［実施の形態２］
次に、本発明の実施の形態２に係るトランジスタの製造方法について、図２Ａ～図２Ｆを参照して説明する。

【0031】

実施の形態２でも、まず、基板１０１の上に炭素から構成された電極を形成してゲート電極１０２とする（ゲート形成工程）。ゲート電極１０２の形成では、まず、図２Ａに示すように、基板１０１の上に炭素を堆積することで炭素薄膜１２１を形成する（薄膜形成工程）。例えば、炭素薄膜１２１は、純カーボンをターゲットとして用いた蒸着（電子線蒸着法）により形成することができる（蒸着工程）。炭素薄膜１２１は、例えば、厚さ１～１００ｎｍとすることができる。

【0032】

次に、図２Ｂに示すように、炭素薄膜１２１の上のゲート電極形成領域にマスクパターン２０２を形成する（マスク形成工程）。例えば、炭素薄膜１２１の上にフォトレジストを塗布してレジスト膜を形成し、このレジスト膜をよく知られたフォトリソグラフィー技術によりパターニングすることで、マスクパターン２０２が形成できる。フォトレジストは、よく知られたポジ型フォトレジストを用いることができる。

【0033】

次に、図２Ｃに示すように、マスクパターン２０２をマスクとして炭素薄膜１２１をエッチング加工することでゲート電極１０２を基板１０１の上に形成する（エッチング工程）。例えば、酸素ガスのプラズマを用いたドライエッチング処理により、マスクパターン２０２をマスクとして炭素薄膜１２１をエッチング加工することで、ゲート電極１０２が形成できる。ゲート電極１０２の厚さは、炭素薄膜１２１の厚さと同じとなり、炭素薄膜１２１の厚さを１～１００ｎｍとすれば、ゲート電極１０２の厚さも１～１００ｎｍとなる。ゲート電極１０２を形成した後で、マスクパターン２０２を除去する。

【0034】

以上に説明したように、炭素を堆積することで形成した炭素薄膜１２１をパターニングすることで、基板１０１の上に炭素から構成されたゲート電極１０２を形成する（電極形成工程）。堆積することで形成した炭素薄膜１２１からゲート電極１０２を形成しているので、前述したように、ゲート電極１０２は、アモルファス状態の炭素から構成されたものとなり、表面は極めて平坦な状態が得られている。

【0035】

実施の形態２では、次に、図２Ｄに示すように、ゲート電極１０２の上にゲート絶縁層１０３を形成する（絶縁層形成工程）。ゲート絶縁層１０３は、例えば、パリレンから構成することができる。例えば、蒸着によりパリレンを成長させることで、ゲート絶縁層１０３が形成できる。また、ゲート絶縁層１０３は、例えば酸化アルミニウムから構成することができる。例えば、原子層堆積法により酸化アルミニウムを成長させることでゲート絶縁層１０３が形成できる。また、塗布法により樹脂を塗布することでゲート絶縁層１０３が形成できる。ゲート電極１０２は、１～１００ｎｍと薄いので、ゲート絶縁層１０３の表面をほぼ平坦な状態に形成することができる。

【0036】

次に、図２Ｅに示すように、有機半導体から構成された半導体層１０４を基板１０１の上に形成する（チャネル形成工程）。実施の形態２では、ゲート絶縁層１０３の上に半導体層１０４を形成する。例えば、有機半導体から構成された半導体が溶解している溶液を塗布することで、半導体層１０４が形成できる。また、他基板に形成してある半導体膜を転写することで、半導体層１０４が形成できる。

【0037】

半導体層１０４は、例えば、［１］ｂｅｎｚｏｔｈｉｅｎｏ［３，２－ｂ］ｂｅｎｚｏｔｈｉｏｐｈｅｎｅ誘導体、ｄｉｎａｐｈｔｈｏ［２，３－ｂ：２’，３’－ｆ］ｔｈｉｅｎｏ［３，２－ｂ］ｔｈｉｏｐｈｅｎｅ誘導体、ＴＩＰＳ（triisopropylsilylethynyl）－ペンタセン、ＴＥＳ（triethylsilylethynyl）－アントラジチオフェン（ＡＤＴ）、およびその誘導体、ペリレン誘導体、テトラシアノキノジメタン（7,7,8,8-Tetracyanoquinodimethane：ＴＣＮＱ）、Ｆ４－ＴＣＮＱ、ルブレン、ペンタセン、Ｐ３ＨＴ、ＰＢＴＴＴ、ＰＤＡ２Ｔ誘導体、ジナフトジチオフェン、ジナフトベンゾジチオフェン、ジナフトナフトジチオフェンや屈曲型カルコゲノフェン化合物およびその誘導体などから構成することができる。

【0038】

次に、図２Ｆに示すように、炭素から構成されたソース電極１０５およびドレイン電極１０６を形成する（ソース形成工程、ドレイン形成工程）。この例では、半導体層１０４の上に、ソース電極１０５およびドレイン電極１０６を形成する。例えば、炭素を堆積することで形成した炭素薄膜をパターニングすることで電極を形成してソース電極１０５およびドレイン電極１０６とする（電極形成工程）。

【0039】

例えば、ソース電極１０５およびドレイン電極１０６の形成領域に開口を備えるリフトオフマスクを半導体層１０４の上に形成する（マスク形成工程）。次に、リフトオフマスクが形成された半導体層１０４の上に炭素を堆積することで炭素薄膜を形成する（薄膜形成工程）。例えば、炭素薄膜は、純カーボンをターゲットとして用いた蒸着（電子線蒸着法）により形成することができる（蒸着工程）。

【0040】

炭素薄膜を形成した後でリフトオフマスクをリフトオフすることで、図２Ｆに示すように、ソース電極１０５およびドレイン電極１０６を基板１０１の上に形成する（リフトオフ工程）。堆積することで形成した炭素薄膜からソース電極１０５，ドレイン電極１０６を形成しているので、前述したように、ソース電極１０５，ドレイン電極１０６は、アモルファス状態の炭素から構成されたものとなり、表面は極めて平坦な状態が得られている。

【0041】

上述したことにより、基板１０１の上に形成されたゲート電極１０２と、ゲート電極１０２の上に形成されたゲート絶縁層１０３と、ゲート絶縁層１０３の上に形成され、有機半導体から構成された半導体層１０４と、炭素から構成されたソース電極１０５およびドレイン電極１０６とを備える電界効果トランジスタが作製される。この例では、ソース電極１０５およびドレイン電極１０６は、半導体層１０４の上に形成されたものとなる。

【0042】

なお、上述では、ゲート電極１０２、ソース電極１０５、ドレイン電極１０６の全てを、炭素を堆積することで形成した炭素薄膜をパターニングすることで形成したが、これに限るものではない。ゲート電極１０２、ソース電極１０５、ドレイン電極１０６の少なくとも１つを、炭素を堆積することで形成した炭素薄膜をパターニングすることで形成することができる。また、蒸着膜から構成された各電極は、アモルファス状態の炭素から構成されたものとなる。

【0043】

［実施の形態３］
次に、本発明の実施の形態３に係るトランジスタの製造方法について、図３Ａ～図３Ｈを参照して説明する。

【0044】

まず、図３Ａに示すように、基板１０１の上に、有機半導体から構成された半導体層１０４を基板１０１の上に形成する（チャネル形成工程）。例えば、有機半導体から構成された半導体が溶解している溶液を塗布することで、半導体層１０４が形成できる。また、他基板に形成してある半導体膜を転写することで、半導体層１０４が形成できる。半導体層１０４にチャネルが形成される。基板１０１は、例えば、ポリイミドフィルムをガラス基板に貼り付けたポリイミド/ガラス基板とすることができる。また、基板１０１は、ガラス基板とすることができる。

【0045】

半導体層１０４は、例えば、［１］ｂｅｎｚｏｔｈｉｅｎｏ［３，２－ｂ］ｂｅｎｚｏｔｈｉｏｐｈｅｎｅ誘導体、ｄｉｎａｐｈｔｈｏ［２，３－ｂ：２’，３’－ｆ］ｔｈｉｅｎｏ［３，２－ｂ］ｔｈｉｏｐｈｅｎｅ誘導体、ＴＩＰＳ（triisopropylsilylethynyl）－ペンタセン、ＴＥＳ（triethylsilylethynyl）－アントラジチオフェン（ＡＤＴ）、およびその誘導体、ペリレン誘導体、テトラシアノキノジメタン（7,7,8,8-Tetracyanoquinodimethane：ＴＣＮＱ）、Ｆ４－ＴＣＮＱ、ルブレン、ペンタセン、Ｐ３ＨＴ、ＰＢＴＴＴ、ＰＤＡ２Ｔ誘導体、ジナフトジチオフェン、ジナフトベンゾジチオフェン、ジナフトナフトジチオフェンや屈曲型カルコゲノフェン化合物およびその誘導体などから構成することができる。

【0046】

実施の形態では、上述したように半導体層１０４を形成した後、まず、ソース電極１０５，ドレイン電極１０６を形成する（ソース形成工程、ドレイン形成工程）。この例では、半導体層１０４の上にソース電極１０５，ドレイン電極１０６を形成する。まず、図３Ａに示すように、半導体層１０４の上に炭素を堆積することで炭素薄膜１５１を形成する（薄膜形成工程）。炭素薄膜１５１は、純カーボンをターゲットとして用いた蒸着（電子線蒸着法）により形成することができる（蒸着工程）。炭素薄膜１５１は、例えば、厚さ１～１００ｎｍとすることができる。

【0047】

次に、図３Ｂに示すように、炭素薄膜１５１の上のソース電極形成領域にマスクパターン２０３を形成し、ドレイン電極形成領域にマスクパターン２０４を形成する（マスク形成工程）。例えば、炭素薄膜１５１の上にフォトレジストを塗布してレジスト膜を形成し、このレジスト膜をよく知られたフォトリソグラフィー技術によりパターニングすることで、マスクパターン２０３、マスクパターン２０４が形成できる。フォトレジストは、よく知られたポジ型フォトレジストを用いることができる。

【0048】

次に、マスクパターン２０３，マスクパターン２０４をマスクとし、炭素薄膜１５１をエッチング加工することで、図３Ｃに示すように、半導体層１０４の上に、ソース電極１０５，ドレイン電極１０６を形成する（エッチング工程）。例えば、酸素ガスのプラズマを用いたドライエッチング処理により、マスクパターン２０３，マスクパターン２０４をマスクとして炭素薄膜１５１をエッチング加工することで、ソース電極１０５，ドレイン電極１０６が形成できる。

【0049】

以上に説明したように、炭素を堆積することで形成した炭素薄膜１５１をパターニングすることで、基板１０１の上に炭素から構成されたソース電極１０５，ドレイン電極１０６を形成する（電極形成工程）。実施の形態３では、次に、マスクパターン２０３，マスクパターン２０４を除去した後、図３Ｄに示すように、ソース電極１０５およびドレイン電極１０６が形成された基板１０１の上に、絶縁膜１３１を形成し、引き続いて、炭素を堆積することで炭素薄膜１２１を形成する（薄膜形成工程）。

【0050】

例えば、絶縁膜１３１は、例えば、パリレンから構成することができる。例えば、蒸着によりパリレンを成長させることで、絶縁膜１３１が形成できる。また、絶縁膜１３１は、例えば酸化アルミニウムから構成することができる。例えば、原子層堆積法により酸化アルミニウムを成長させることで絶縁膜１３１が形成できる。また、塗布法により樹脂を塗布することで絶縁膜１３１が形成できる。絶縁膜１３１は、例えば厚さ数１０ｎｍとすることができる。また、炭素薄膜１２１は、純カーボンをターゲットとして用いた蒸着（電子線蒸着法）により形成することができる（蒸着工程）。炭素薄膜１２１は、例えば、厚さ１～１００ｎｍとすることができる。

【0051】

次に、図３Ｅに示すように、炭素薄膜１２１の上のゲート電極形成領域にマスクパターン２０５を形成する（マスク形成工程）。例えば、炭素薄膜１２１の上にフォトレジストを塗布してレジスト膜を形成し、このレジスト膜をよく知られたフォトリソグラフィー技術によりパターニングすることで、マスクパターン２０５が形成できる。フォトレジストは、よく知られたポジ型フォトレジストを用いることができる。

【0052】

次に、マスクパターン２０５をマスクとし、炭素薄膜１２１をエッチング加工することで、図３Ｆに示すように、絶縁膜１３１の上に、ゲート電極１０２を形成する（エッチング工程）。以上に説明したように、炭素を堆積することで形成した炭素薄膜１２１をパターニングすることで、絶縁膜１３１の上に、炭素から構成されたゲート電極１０２を形成する（電極形成工程）。

【0053】

引き続いて、マスクパターン２０５をマスクとし、絶縁膜１３１をエッチング加工することで、図３Ｇに示すように、ゲート電極１０２の下の半導体層１０４の上にゲート絶縁層１０３を形成する。この後、マスクパターン２０５を除去することで、図３Ｈに示すように、基板１０１の上に形成された半導体層１０４と、半導体層１０４の上にゲート絶縁層１０３を介して形成されたゲート電極１０２と、ゲート電極１０２を挟んで半導体層１０４の上に形成され、炭素から構成されたソース電極１０５およびドレイン電極１０６とを備える電界効果トランジスタが作製される。また、蒸着膜から構成された各電極は、アモルファス状態の炭素から構成されたものとなる。

【0054】

［実施の形態４］
次に、本発明の実施の形態４に係るトランジスタの製造方法について、図４Ａ～図４Ｆを参照して説明する。

【0055】

実施の形態４でも、まず、図４Ａに示すように、基板１０１の上に炭素から構成された電極を形成してゲート電極１０２とする（ゲート形成工程）。ゲート電極１０２の形成は、前述した実施の形態１と同様にすることができる。また、ゲート電極１０２の形成は、前述した実施の形態２と同様にすることができる。

【0056】

次に、図４Ｂに示すように、ゲート電極１０２の上にゲート絶縁層１０３を形成する（絶縁層形成工程）。実施の形態４では、ゲート電極１０２が形成されている基板１０１の上に、ゲート絶縁層１０３を形成する。ゲート絶縁層１０３の形成は、前述した実施の形態２と同様である。

【0057】

次に、図４Ｃに示すように、炭素から構成されたソース電極１０５およびドレイン電極１０６を形成する（ソース形成工程、ドレイン形成工程）。実施の形態４では、ゲート絶縁層１０３の上に、ソース電極１０５およびドレイン電極１０６を形成する。ソース電極１０５およびドレイン電極１０６の形成は、前述した実施の形態１，２と同様である。

【0058】

次に、図４Ｄに示すように、有機半導体から構成された半導体層１０４を基板１０１の上に形成する（チャネル形成工程）。実施の形態４では、ソース電極１０５およびドレイン電極１０６が形成されたゲート絶縁層１０３の上に半導体層１０４を形成する。半導体層１０４の形成は、前述した実施の形態１，２と同様である。

【0059】

上述したことにより、基板１０１の上に形成されたゲート電極１０２と、ゲート電極１０２の上に形成されたゲート絶縁層１０３と、ゲート絶縁層１０３の上に形成され、有機半導体から構成された半導体層１０４と、炭素から構成されたソース電極１０５およびドレイン電極１０６とを備える電界効果トランジスタが作製される。この例では、ソース電極１０５およびドレイン電極１０６は、半導体層１０４の下（基板１０１の側）に形成されたものとなる。また、ゲート電極１０２も、半導体層１０４の下（基板１０１の側）に形成されたものとなる。

【0060】

［実施の形態５］
次に、本発明の実施の形態５に係るトランジスタの製造方法について、図５Ａ～図５Ｆを参照して説明する。

【0061】

実施の形態５では、まず、図５Ａに示すように、炭素から構成されたソース電極１０５およびドレイン電極１０６を形成する（ソース形成工程、ドレイン形成工程）。実施の形態５では、基板１０１の上に、ソース電極１０５およびドレイン電極１０６を形成する。ソース電極１０５およびドレイン電極１０６の形成は、前述した実施の形態１，２と同様である。

【0062】

次に、図５Ｂに示すように、有機半導体から構成された半導体層１０４を基板１０１の上に形成する（チャネル形成工程）。実施の形態５では、ソース電極１０５およびドレイン電極１０６が形成された基板１０１の上に半導体層１０４を形成する。半導体層１０４の形成は、前述した実施の形態１，２と同様である。

【0063】

次に、図５Ｃに示すように、半導体層１０４の上にゲート絶縁層１０３を形成する（絶縁層形成工程）。次いで、図５Ｄに示すように、基板１０１の上に炭素から構成された電極を形成してゲート電極１０２とする（ゲート形成工程）。実施の形態５では、ゲート絶縁層１０３の上にゲート電極１０２を形成する。ゲート電極１０２の形成は、前述した実施の形態１と同様にすることができる。また、ゲート電極１０２の形成は、前述した実施の形態２と同様にすることができる。

【0064】

上述したことにより、基板１０１の上に形成されたゲート電極１０２と、基板１０１の上に形成された有機半導体から構成された半導体層１０４と、半導体層１０４とゲート電極１０２との間に形成されたゲート絶縁層１０３と、炭素から構成されたソース電極１０５およびドレイン電極１０６とを備える電界効果トランジスタが作製される。この例では、ソース電極１０５およびドレイン電極１０６は、半導体層１０４の下（基板１０１の側）に形成されたものとなる。

【0065】

以上に説明したように、本発明によれば、炭素を堆積することで形成した炭素薄膜をパターニングすることで炭素から構成された電極を形成するので、より微細化が可能でありデバイスの設計自由度が高いカーボン電極を用いたトランジスタが提供できるようになる。

【0066】

ゲート電極などの電極をカーボン微粒子を含む分散液のスプレー塗布により形成する場合、まず、分散液が溶媒を含むため、塗布対象に耐溶剤性が求められるという問題がある。また、液体をスプレーするため、液の染み込みや回り込みが発生しやすく、微細パターンの形成に不向きである。

【0067】

また、カーボン粒子のサイズがサブミクロン～ミクロンオーダーあるため、形成されるゲート電極の厚さが数～数十ミクロンに達する。また表面が粗いため、積層構造の最上面以外にゲート電極を配置する構造には適応が困難である。ゲート電極の配置位置が限定されると、例えば、薄膜トランジスタにおいては構造を制限するため、設計の自由度的に不利である。

【0068】

また、カーボン微粒子を含む分散液のスプレー塗布により形成したゲート電極の表面粗さを緩和する方法として、他基板上に成膜した絶縁層の上にゲート電極を形成し、さらに樹脂で固めて他基板から転写することで、埋め込みゲート電極とすることができる。この方法では、絶縁層は、他基板から剥離可能であることが求められる。また、絶縁層は、溶媒耐性があることが求められる。また、樹脂の硬化プロセスへに対して耐性があることが求められる。これは適用可能な絶縁層が限定されることを意味する。また 転写するためには一定以上の厚さが必要であるため、低電圧駆動やキャパシタンス増加に有利な絶縁層の薄膜化を実施しづらいという問題もある。

【0069】

本発明によれば、カーボン微粒子を含む分散液のスプレー塗布による電極形成方法を用いないので、上述した様々な問題が解消でき、より微細化が可能でありデバイスの設計自由度が高いカーボン電極を用いたトランジスタが提供できるようになる。

【0070】

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。

【符号の説明】

【0071】

１０１…基板、１０２…ゲート電極、１０３…ゲート絶縁層、１０４…半導体層、１０５…ソース電極、１０６…ドレイン電極、１２１…炭素薄膜、２０１…リフトオフマスク、２０２…開口。

【図1A】

【図1B】

【図1C】

【図1D】

【図1E】

【図1F】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図2F】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図3F】

【図3G】

【図3H】

【図4A】

【図4B】

【図4C】

【図4D】

【図5A】

【図5B】

【図5C】

【図5D】