知財求人 - 知財ポータルサイト「IP Force」
▶ 学校法人関西学院の特許一覧 ▶ 豊田通商株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-01-15
(45)【発行日】2025-01-23
(54)【発明の名称】ＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置
(51)【国際特許分類】
H01L 21/20 20060101AFI20250116BHJP
H01L 21/02 20060101ALI20250116BHJP
C30B 29/36 20060101ALI20250116BHJP
C30B 23/06 20060101ALI20250116BHJP
【ＦＩ】
H01L21/20
H01L21/02 C
C30B29/36 A
C30B23/06
【請求項の数】
15
(21)【出願番号】P 2021548980
(86)(22)【出願日】2020-09-24
(86)【国際出願番号】 JP2020036001
(87)【国際公開番号】W WO2021060366
(87)【国際公開日】2021-04-01
【審査請求日】2023-09-12
(31)【優先権主張番号】P 2019178072
(32)【優先日】2019-09-27
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】503092180
【氏名又は名称】学校法人関西学院
(73)【特許権者】
【識別番号】000241485
【氏名又は名称】豊田通商株式会社
(74)【代理人】
【識別番号】100137338
【弁理士】
【氏名又は名称】辻田 朋子
(74)【代理人】
【識別番号】100196313
【弁理士】
【氏名又は名称】村松 大輔
(72)【発明者】
【氏名】金子 忠昭
(72)【発明者】
【氏名】小島 清
【審査官】宇多川 勉
(56)【参考文献】
【文献】特開２０１４－１７９６０５（ＪＰ，Ａ）
【文献】国際公開第２０１９／０４４０２９（ＷＯ，Ａ１）
【文献】国際公開第２０１７／１８８３８１（ＷＯ，Ａ１）
【文献】特開２０１３－１８９３２３（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／２０
Ｈ０１Ｌ ２１／０２
Ｃ３０Ｂ ２９／３６
Ｃ３０Ｂ ２３／０６
(57)【特許請求の範囲】
【請求項1】
ＳｉＣ単結晶を含む被処理体上に成長層を形成する成長工程、前記成長層においてＳｉＣ半導体装置の少なくとも一部を形成するデバイス形成工程、及び、前記ＳｉＣ半導体装置の少なくとも一部を前記被処理体から分離する分離工程を含み、
前記成長工程は、ＳｉＣ－Ｃ平衡蒸気圧環境下で前記被処理体上に第１の成長層を形成する工程を行い、次に、ＳｉＣ－Ｓｉ平衡蒸気圧環境下で前記被処理体上に第２の成長層を形成する工程を行う、ＳｉＣ半導体装置の製造方法。
【請求項2】
前記第１の成長層を形成する工程では、原子数比Ｓｉ／Ｃが１以下の準閉鎖空間を加熱することで前記ＳｉＣ－Ｃ平衡蒸気圧環境を形成し、
前記第２の成長層を形成する工程では、原子数比Ｓｉ／Ｃが１を超える準閉鎖空間を加熱することで前記ＳｉＣ－Ｓｉ平衡蒸気圧環境を形成する、請求項１に記載の半導体装置の製造方法。
【請求項3】
前記成長工程では、前記被処理体をＳｉＣ製の本体容器に収容し、
前記第１の成長層を形成する工程では、前記本体容器を加熱することで、前記本体容器の内部に前記ＳｉＣ－Ｃ平衡蒸気圧環境を形成し、
前記第２の成長層を形成する工程では、Ｓｉ蒸気供給源を前記本体容器に収容し、前記本体容器を加熱することで、前記本体容器の内部に前記ＳｉＣ－Ｓｉ平衡蒸気圧環境を形成する、請求項１又は２に記載の半導体装置の製造方法。
【請求項4】
前記成長工程は、Ｓｉ元素及びＣ元素を含む雰囲気下で前記被処理体を熱処理する請求項１～３の何れか一項に記載の製造方法。
【請求項5】
前記成長工程は、ＳｉＣ材料が露出した準閉鎖空間内で前記被処理体を熱処理する請求項４に記載の製造方法。
【請求項6】
前記デバイス形成工程は、前記成長層上に回路パターンを形成するパターニング工程を行う請求項１～５の何れか一項に記載の製造方法。
【請求項7】
前記デバイス形成工程は、前記成長層にドーパント原子を導入するドーピング工程を行う請求項１～６の何れか一項に記載の製造方法。
【請求項8】
前記デバイス形成工程は、前記成長層に絶縁膜を導入する絶縁膜形成工程を行う請求項１～７の何れか一項に記載の製造方法。
【請求項9】
前記デバイス形成工程は、前記成長層上に電極を形成する電極形成工程を行う請求項１～８の何れか一項に記載の製造方法。
【請求項10】
前記分離工程は、前記成長層を含む前記被処理体の内部に分離層を形成する分離層形成工程、及び、前記分離層を起点に前記成長層を含む前記被処理体の一部を剥離する剥離工程を含む請求項１～９の何れか一項に記載の製造方法。
【請求項11】
前記分離層形成工程は、前記内部が焦点となるよう前記被処理体にレーザを照射し前記分離層を形成する請求項１０に記載の製造方法。
【請求項12】
前記被処理体をＳｉ元素及びＣ元素を含む雰囲気下で熱処理し前記被処理体をエッチングするエッチング工程を行う請求項１～１１の何れか一項に記載の製造方法。
【請求項13】
前記エッチング工程は、ＳｉＣ材料が露出した準閉鎖空間内で前記被処理体を熱処理する請求項１２に記載の製造方法。
【請求項14】
前記分離工程、エッチング工程及び成長工程をこの順で含む請求項１２又は請求項１３に記載の製造方法。
【請求項15】
前記分離工程及び成長工程をこの順で含む請求項１～１４の何れか一項に記載の製造方法。【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置に関する。
【背景技術】
【0002】
炭化ケイ素（ＳｉＣ：シリコンカーバイド）は、ケイ素（Ｓｉ：シリコン）と比べ絶縁破壊強度、熱伝導率及び放射線耐性等の材料物性が優れているため、電子デバイスを構成する材料として研究開発が進められている。
【0003】
ＳｉＣ半導体装置の品質は、ＳｉＣ単結晶ウェハの内部応力に起因する反りに影響を受ける。上記反りは、例として、ＳｉＣ単結晶ウェハ上のパターニングを困難とする場合がある。また、上記反りは、ＳｉＣ単結晶ウェハの吸着エラー、それに伴うマシンの停止、ＳｉＣ単結晶ウェハの割れ等を引き起こし、デバイス製造を阻害する大きな要因となっている。
【0004】
そのため、ＳｉＣ半導体装置の製造では、必要以上の基板厚みを有するＳｉＣウェハが用いられる場合があり、その経済性に改善の余地がある。
【0005】
特許文献１では、エピタキシャル層を有するＳｉＣ基板を１枚ずつ製造する方法であって、種結晶基板上にエピタキシャル層を成長させること及びＳｉＣ基板を成長させることを含み、並びに得られたエピタキシャル層を有するＳｉＣ基板を種結晶基板から取り外す工程をさらに含む製造方法についての発明が開示されている。
【先行技術文献】
【特許文献】
【0006】
【文献】特開２０１５－２４９３２号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、特許文献１の記載によれば、得られたエピタキシャル層を有するＳｉＣ基板がその後の素子作製プロセスに送られるため、上記反りによるＳｉＣ半導体装置の製造プロセスへの影響を排除できるとは言い難い。
【0008】
上記事情を鑑みて、本発明は、高品質なＳｉＣ半導体装置を提供することを解決すべき課題とする。
【課題を解決するための手段】
【0009】
上記課題を解決するため、本発明は、ＳｉＣ単結晶を含む被処理体上に成長層を形成する成長工程、前記成長層においてＳｉＣ半導体装置の少なくとも一部を形成するデバイス形成工程、及び、前記ＳｉＣ半導体装置の少なくとも一部を前記被処理体から分離する分離工程を含む。このような構成とすることで、本発明は、ウェハ反りが抑えられたＳｉＣウェハ上でＳｉＣ半導体装置の少なくとも一部を形成した後に当該一部を含むＳｉＣウェハを分離することができるため、ＳｉＣプロセスへのウェハ反りによる影響を抑えながら、経済性の優れたＳｉＣ半導体装置の製造を実現することができる。
【0010】
本発明の好ましい形態では、前記成長工程は、Ｓｉ元素及びＣ元素を含む雰囲気下で前記被処理体を熱処理する。このような構成とすることで、歪、結晶欠陥、基底面転位（ＢＰＤ：Ｂａｓａｌ Ｐｌａｎｅ Ｄｉｓｌｏｃａｔｉｏｎ）及びマクロステップバンチング（ＭＳＢ）を解消又はその発生を抑止しながら高品質なＳｉＣウェハを製造しＳｉＣ半導体装置を製造することができる。
【0011】
本発明の好ましい形態では、前記成長工程は、ＳｉＣ材料が露出した準閉鎖空間内で前記被処理体を熱処理する。このような構成とすることで、本発明は、歪、結晶欠陥、ＢＰＤ及びＭＳＢを解消又はその発生を抑止しながら高品質なＳｉＣウェハを製造した上でＳｉＣ半導体装置を製造することができる。
【0012】
本発明の好ましい形態では、前記デバイス形成工程は、前記被処理体上に回路パターンを形成するパターニング工程を行う。このような構成とすることで、本発明は、ウェハ反りが抑えられたＳｉＣウェハ上で好適にパターニングを行うことができ高品質なＳｉＣ半導体装置を製造することができる。
【0013】
本発明の好ましい形態では、前記デバイス形成工程は、前記被処理体にドーパント原子を導入するドーピング工程を行う。このような構成とすることで、本発明は、ウェハ反りが抑えられたＳｉＣウェハ上で好適にドーピングを行うことができ高品質なＳｉＣ半導体装置を製造することができる。
【0014】
本発明の好ましい形態では、前記デバイス形成工程は、前記被処理体に絶縁膜を導入する絶縁膜形成工程を行う。このような構成とすることで、本発明は、ウェハ反りが抑えられたＳｉＣウェハ上で好適に絶縁膜形成を行うことができ高品質なＳｉＣ半導体装置を製造することができる。
【0015】
本発明の好ましい形態では、前記デバイス形成工程は、前記被処理体上で電極を形成する電極形成工程を行う。このような構成とすることで、本発明は、ウェハ反りが抑えられたＳｉＣウェハ上で好適に電極形成を行うことができ高品質なＳｉＣ半導体装置を製造することができる。
【0016】
本発明の好ましい形態では、前記分離工程は、前記被処理体の内部に分離層を形成する分離層形成工程、及び、前記分離層を起点に前記被処理体の一部を剥離する剥離工程を含む。このような構成とすることで、本発明は、ＳｉＣ半導体装置の少なくとも一部を含むＳｉＣウェハの分離を、材料損失を抑えながら実現することができる。
【0017】
本発明の好ましい形態では、前記分離層形成工程は、前記内部が焦点となるよう前記被処理体にレーザを照射し前記分離層を形成する。このような構成とすることで、本発明は、剥離の起点となるＳｉＣ単結晶中の分離層を扁平に形成することができる。
【0018】
本発明の好ましい形態では、前記被処理体をＳｉ元素及びＣ元素を含む雰囲気下で熱処理し前記被処理体をエッチングするエッチング工程を行う。
このような構成とすることで、本発明は、歪、結晶欠陥、ＢＰＤ及びＭＳＢを解消又はその発生を抑止しながら高品質なＳｉＣウェハを製造した上でＳｉＣ半導体装置を製造することができる。
このような構成とすることで、本発明は、歪、結晶欠陥、ＢＰＤ及びＭＳＢを解消又はその発生を抑止しながら高品質なＳｉＣウェハを製造した上でＳｉＣ半導体装置を製造することができる。
【0019】
本発明の好ましい形態では、前記エッチング工程は、ＳｉＣ材料が露出した準閉鎖空間内で前記被処理体を熱処理する。このような構成とすることで、本発明は、歪、結晶欠陥、ＢＰＤ及びＭＳＢを解消又はその発生を抑止しながら高品質なＳｉＣウェハを製造した上でＳｉＣ半導体装置を製造することができる。
【0020】
本発明の好ましい形態では、前記分離工程、エッチング工程及び成長工程をこの順で含む。このような構成とすることで、本発明は、ＳｉＣ半導体装置の少なくとも一部を含む、より高品質なＳｉＣウェハを、繰り返し製造することができるため、経済性に優れたＳｉＣ半導体装置の製造を実現することができる。
【0021】
本発明の好ましい形態では、前記分離工程及び成長工程をこの順で含む。このような構成とすることで、本発明は、ＳｉＣ半導体装置の少なくとも一部を含む、高品質なＳｉＣウェハを、繰り返し製造することができるため、経済性に優れたＳｉＣ半導体装置の製造を実現することができる。
【0022】
上記課題を解決するために、本発明は、基底面転位密度が＜１００／ｃｍ２である成長層を含み、前記成長層は、ｎ型又はｐ型の基板である。このような構成とすることで、本発明は、順方向特性の劣化の要因となる積層欠陥の生成が抑えられるような高品質なＳｉＣ半導体装置を実現することができる。
【0023】
本発明の好ましい形態では、前記成長層のドーパント濃度は、１．０×１０１７／ｃｍ３以上である。このような構成とすることで、本発明は、例えば、順方向特性の劣化の要因となる積層欠陥の生成が抑えられるような高品質なＳｉＣ半導体装置を実現することができる。
【発明の効果】
【0024】
本発明によれば、高品質なＳｉＣ半導体装置を提供することができる。
【0025】
他の課題、特徴及び利点は、図面及び特許請求の範囲と共に取り上げられる際に、以下に記載される発明を実施するための形態を読むことにより明らかになるであろう。
【図面の簡単な説明】
【0026】
【図1】ＳｉＣ半導体装置の製造工程の概略図である。
【図2】成長工程の概略図である。
【図3】デバイス形成工程の一部の概略図である。
【図4】デバイス形成工程の一部の概略図である。
【図5】分離工程の後の電極形成工程の概略図である。
【図6】分離工程の概略図である。
【図7】エッチング工程の概略図である。
【図8】ＳｉＣ半導体装置の製造工程の概略図である。
【図9】ＳｉＣ半導体装置の概略図である。
【図10】成長工程及びエッチング工程に係る原料輸送の概略図である。
【図11】成長工程及びエッチング工程に係る原料輸送の概略図である。
【図12】本体容器及び高融点容器の概略図である。
【図13】ＢＰＤ変換率を求める手法の説明図である。
【図14】熱処理工程で形成したＳｉＣウェハの説明図である。
【図15】熱処理工程で形成したＳｉＣウェハの説明図である。
【図16】熱処理工程に係るアレニウスプロットである。
【発明を実施するための形態】
【0027】
以下、本発明の好ましい実施形態について、図面を交えて説明する。なお、以下に説明される一部の符号は当該図面において図示されない。
本発明の技術的範囲は、添付図面に示した実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、適宜変更が可能である。
本発明の技術的範囲は、添付図面に示した実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、適宜変更が可能である。
【0028】
図１に示すように、本発明の一実施形態では、ＳｉＣ単結晶を含む被処理体１に成長層１０を形成する成長工程Ｓ１、成長層１０においてＳｉＣ半導体装置１２の少なくとも一部を形成するデバイス形成工程Ｓ２、及び、形成されたＳｉＣ半導体装置１２の少なくとも一部を被処理体１から分離する分離工程Ｓ３を含む。
なお、本明細書中の説明における「ＳｉＣ半導体装置１２」は、ＳｉＣデバイスを含むＳｉＣ材料を少なくとも含む半導体装置のことを指す。
なお、本明細書中の説明における「ＳｉＣ半導体装置１２」は、ＳｉＣデバイスを含むＳｉＣ材料を少なくとも含む半導体装置のことを指す。
【0029】
被処理体１は、ＳｉＣ単結晶からなる原基板１１を含む。原基板１１は、昇華法等の既知の結晶成長法により作製されたＳｉＣインゴットであってよいし、当該ＳｉＣインゴットから円盤状にスライスされたＳｉＣウェハであってもよい。なお、本明細書中の説明における「ＳｉＣ単結晶のポリタイプ」は、３Ｃ、４Ｈ、６Ｈ等の既知のポリタイプを指す。
【0030】
被処理体１の断面サイズは、数センチ角であり、２インチであり、３インチであり、４インチであり、６インチであり、８インチであり、又は、１２インチである。当該断面サイズに制限はない。
【0031】
被処理体１の表面は、（０００１）面や（０００－１）面から数度（例として、０．４～８．０°）のオフ角を設ける構成としてよい。なお、本明細書の説明における「－」は、ミラー指数の表記におけるバーを指す。
【0032】
ＳｉＣ半導体装置１２の製造方法は、以下のように把握することができる。
１）成長工程Ｓ１は、原基板１１上に成長層１０を形成する。
２）デバイス形成工程Ｓ２は、成長層１０を加工しＳｉＣ半導体装置１２の少なくとも一部を形成する。
３）分離工程Ｓ３は、デバイス形成工程Ｓ２により形成された、ＳｉＣ半導体装置１２の少なくとも一部を、被処理体１から分離する。
１）成長工程Ｓ１は、原基板１１上に成長層１０を形成する。
２）デバイス形成工程Ｓ２は、成長層１０を加工しＳｉＣ半導体装置１２の少なくとも一部を形成する。
３）分離工程Ｓ３は、デバイス形成工程Ｓ２により形成された、ＳｉＣ半導体装置１２の少なくとも一部を、被処理体１から分離する。
【0033】
《成長工程Ｓ１》
図２に示すように、成長工程Ｓ１は、エピタキシャル成長工程Ｓ１１及びバンチング分解工程Ｓ１２を行い、原基板１１上に成長層１０を形成する。なお、本明細書では、成長工程Ｓ１に係る機構を後述する。また、図２では、電界効果トランジスタ（ＦＥＴ）構造を有するＳｉＣ半導体装置１２を例示する。
図２に示すように、成長工程Ｓ１は、エピタキシャル成長工程Ｓ１１及びバンチング分解工程Ｓ１２を行い、原基板１１上に成長層１０を形成する。なお、本明細書では、成長工程Ｓ１に係る機構を後述する。また、図２では、電界効果トランジスタ（ＦＥＴ）構造を有するＳｉＣ半導体装置１２を例示する。
【0034】
エピタキシャル成長工程Ｓ１１は、ステップ１０１ａと低減されたテラス長Ｗ１を呈するテラス１０１ｂとを有する原基板１１表面上に、ステップ１０２ａと長大化したテラス長Ｗ２を呈するテラス１０２ｂとを有する成長層１０を形成するよう、又は、バンチング（束化）された表面を有する成長層１０を形成するよう、結晶成長を行う。
【0035】
また、エピタキシャル成長工程Ｓ１１は、＜１００／ｃｍ２の基底面転位密度（ＢＰＤ密度）を有する成長層を形成するよう、又は、被処理体１におけるＢＰＤが貫通刃状転位（ＴＥＤ：Ｔｈｒｅａｄｉｎｇ Ｅｄｇｅ Ｄｉｓｌｏｃａｔｉｏｎ）を含む他の欠陥・転位に変換されるよう、結晶成長を行い、成長層１０の少なくとも一部を形成する。
【0036】
バンチング分解工程Ｓ１２は、ステップ１０２ａ及びテラス１０２ｂを有する成長層１０表面上に、ステップ１０３ａと低減されたテラス長Ｗ３を呈するテラス１０３ｂとを有する成長層１０を形成するよう、又は、平坦化されたバンチングフリーな表面を形成するよう、被処理体１の表面のＭＳＢを分解し被処理体１を結晶成長させる。このとき、成長層１０の表面は、ＳｉＣ単結晶におけるフルユニットの高さを呈するステップで終端される。
【0037】
本明細書中の説明における「平坦化されたバンチングフリーな表面」は、ＭＳＢが分解されたＳｉＣ表面を指す。
なお、本明細書中の説明における「ＭＳＢ」は、ＳｉＣ表面上のステップの内、バンチングすることで各ポリタイプのフルユニットを超えた高さを形成するようなステップを指す。
すなわち、ＭＳＢとは、４Ｈ-ＳｉＣの場合には４分子層を超えて（５分子層以上）バンチングしたステップであり、６Ｈ-ＳｉＣの場合には６分子層を超えて（７分子層以上）バンチングしたステップである。
なお、本明細書中の説明における「ＭＳＢ」は、ＳｉＣ表面上のステップの内、バンチングすることで各ポリタイプのフルユニットを超えた高さを形成するようなステップを指す。
すなわち、ＭＳＢとは、４Ｈ-ＳｉＣの場合には４分子層を超えて（５分子層以上）バンチングしたステップであり、６Ｈ-ＳｉＣの場合には６分子層を超えて（７分子層以上）バンチングしたステップである。
【0038】
本発明の一実施形態において形成される成長層１０の厚みは、好ましくは５００μｍ以下であり、より好ましくは３５０μｍ以下であり、より好ましくは２００μｍ以下であり、より好ましくは１５０μｍ以下であり、さらに好ましくは１２０μｍ以下であり、さらに好ましくは１００μｍ以下であり、さらに好ましくは５０μｍ以下であり、さらに好ましくは２０μｍ以下である。
また、当該厚みは、好ましくは２０μｍ以上であり、より好ましくは５０μｍ以上であり、より好ましくは１００μｍ以上であり、より好ましくは１５０μｍ以上であり、さらに好ましくは２００μｍ以上であり、さらに好ましくは３５０μｍ以上である。
また、当該厚みは、好ましくは２０μｍ以上であり、より好ましくは５０μｍ以上であり、より好ましくは１００μｍ以上であり、より好ましくは１５０μｍ以上であり、さらに好ましくは２００μｍ以上であり、さらに好ましくは３５０μｍ以上である。
【0039】
成長工程Ｓ１は、＜１００／ｃｍ２のＢＰＤ密度を有する成長層を形成した後、物理気相成長法（ＰＶＤ法）や化学気相成長法（ＣＶＤ法）等の既知の成膜手法に基づくＳｉＣエピタキシャル成長をさらに行ってよい。
また、成長工程Ｓ１により形成された、＜１００／ｃｍ２のＢＰＤ密度を有する成長層１０の一部は、基板１１１として扱われてよい。基板１１１は、例として、１．０×１０１７／ｃｍ３以上のドーパント濃度を有する。
また、成長工程Ｓ１により形成された、＜１００／ｃｍ２のＢＰＤ密度を有する成長層１０の一部は、基板１１１として扱われてよい。基板１１１は、例として、１．０×１０１７／ｃｍ３以上のドーパント濃度を有する。
【0040】
本明細書中の説明における「被処理体１」は、成長工程Ｓ１以降であれば、成長層１０を含む被処理体１を指す。また、後述のデバイス形成工程Ｓ２や分離工程Ｓ３による「被処理体１上における各種処理」は、「被処理体１に含まれる成長層１０に対する各種処理」である、と把握することができる。
【0041】
《デバイス形成工程Ｓ２》
図３に示すように、デバイス形成工程Ｓ２は、成長層１０が形成された被処理体１上に回路パターン２１１を形成するパターニング工程Ｓ２１を行う。
図３に示すように、デバイス形成工程Ｓ２は、成長層１０が形成された被処理体１上に回路パターン２１１を形成するパターニング工程Ｓ２１を行う。
【0042】
〈パターニング工程Ｓ２１〉
パターニング工程Ｓ２１は、例として、フォトレジストを塗布するレジスト塗布工程、フォトマスクを介してフォトレジストを露光する露光工程、及び、露光されたフォトレジストを現像する現像工程を含む。
パターニング工程Ｓ２１は、例として、フォトレジストを塗布するレジスト塗布工程、フォトマスクを介してフォトレジストを露光する露光工程、及び、露光されたフォトレジストを現像する現像工程を含む。
【0043】
レジスト塗布工程は、後述の露光工程において採用され得る光源の波長に選択的に反応するようなベース樹脂を含む既知のフォトレジストを被処理体１上に塗布する。
フォトレジストは、例として、当該光源がｇ線（波長：４３６ｎｍ）である場合、ノボラック樹脂及び１，２‐ナフトキノンジアジドスルホン酸エステル（ＮＱＤ）系化合物を含む高分子材料である。また、フォトレジストは、例として、当該光源がＡｒＦレーザ（波長：１９３ｎｍ）である場合、ノルボルネン等の２００ｎｍ波長付近の光吸収を抑えられるような脂環基を有するベース樹脂を含む高分子材料である。
フォトレジストは、例として、当該光源がｇ線（波長：４３６ｎｍ）である場合、ノボラック樹脂及び１，２‐ナフトキノンジアジドスルホン酸エステル（ＮＱＤ）系化合物を含む高分子材料である。また、フォトレジストは、例として、当該光源がＡｒＦレーザ（波長：１９３ｎｍ）である場合、ノルボルネン等の２００ｎｍ波長付近の光吸収を抑えられるような脂環基を有するベース樹脂を含む高分子材料である。
【0044】
レジスト塗布工程は、スピンコーティングやスプレーコーティング等の既知のレジスト塗布装置を利用して、被処理体１上にフォトレジストを塗布する。
このとき、レジスト塗布工程は、スピンコーティングに係る回転速度や滴下量等のプロセス条件を、フォトレジストに係る所望の膜厚等が得られるよう、設定又は最適化する。
なお、レジスト塗布工程は、フォトレジストの塗布に先行して、被処理体１表面に疎水性が付与されるよう、ヘキサメチルジシラザン（ＨＭＤＳ）等の水酸基を除去するようなシリカ化剤を被処理体１表面に塗布してもよい。
このとき、レジスト塗布工程は、スピンコーティングに係る回転速度や滴下量等のプロセス条件を、フォトレジストに係る所望の膜厚等が得られるよう、設定又は最適化する。
なお、レジスト塗布工程は、フォトレジストの塗布に先行して、被処理体１表面に疎水性が付与されるよう、ヘキサメチルジシラザン（ＨＭＤＳ）等の水酸基を除去するようなシリカ化剤を被処理体１表面に塗布してもよい。
【0045】
レジスト塗布工程は、被処理体１上にフォトレジストが塗布された後に、フォトレジスト及び被処理体１を熱処理しプリベーキングを行う。
また、レジスト塗布工程は、プリベーキングに係る加熱温度や加熱時間等のプロセス条件を、フォトレジストに係る所望の膜厚や表面粗さが得られるよう、又は、回路パターン２１１が好適に転写されるよう、設定又は最適化する。
また、レジスト塗布工程は、プリベーキングに係る加熱温度や加熱時間等のプロセス条件を、フォトレジストに係る所望の膜厚や表面粗さが得られるよう、又は、回路パターン２１１が好適に転写されるよう、設定又は最適化する。
【0046】
露光工程は、既知の光源、光学系及びステージを含む密着露光装置や縮小投影露光装置等の既知の露光装置と、回路パターン２１１を呈するフォトマスクと、を利用して被処理体１上に塗布されたフォトレジストの一部を露光する。光学系に係る投影方式は、レンズ方式やミラー方式等の既知の投影方式を採用することができる。なお、当該露光装置は、マスクレス露光の態様で、有体物であるフォトマスクを用いず露光を行ってもよい。
また、露光工程は、露光時間等のプロセス条件を、回路パターン２１１が好適に転写されるよう適宜、設定又は最適化する。
また、露光工程は、露光時間等のプロセス条件を、回路パターン２１１が好適に転写されるよう適宜、設定又は最適化する。
【0047】
露光工程は、光源として、ｇ線（４３６ｎｍ波長）、ｉ線（３６５ｎｍ波長）、ＫｒＦレーザ（２４８ｎｍ波長）、ＡｒＦレーザ（１９３ｎｍ波長）、Ｆ２レーザ（１５７ｎｍ波長）、Ｋｒ２レーザ（１４６ｎｍ波長）、Ａｒ２レーザ（１２６ｎｍ波長）、軟Ｘ線（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ、～１３．５ｎｍ波長）、電子ビーム、Ｘ線等を採用することができる。また、露光工程は、液浸リソグラフィの態様で、投影光学系及び被処理体１間に純水を挿入し屈折率を向上させてもよい。
【0048】
露光工程は、露光の後にフォトレジストを熱処理しベーキング（ＰＥＢ：Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｉｎｇ）を行ってもよい。
また、露光工程は、当該ベーキングに係る加熱温度や加熱時間等のプロセス条件を、回路パターン２１１が好適に転写されるよう、設定又は最適化する。
また、露光工程は、当該ベーキングに係る加熱温度や加熱時間等のプロセス条件を、回路パターン２１１が好適に転写されるよう、設定又は最適化する。
【0049】
現像工程は、露光されたフォトレジストの一部を現像液により除去（現像）する。このとき、現像工程は、フォトレジストの材料に応じて現像液の材料を適宜、選択し得る。現像液は、例として、水酸化テトラメチルアンモニウム（ＴＭＡＨ）を含む。
また、現像工程は、現像液温度や現像時間等のプロセス条件を、回路パターン２１１が好適に転写されるよう、設定又は最適化する。
また、現像工程は、現像液温度や現像時間等のプロセス条件を、回路パターン２１１が好適に転写されるよう、設定又は最適化する。
【0050】
現像工程は、現像されたフォトレジストのポストベーキングを行う。
また、現像工程は、当該ベーキングに係る加熱温度や加熱時間等のプロセス条件を、回路パターン２１１が好適に転写されるよう、設定又は最適化する。
また、現像工程は、当該ベーキングに係る加熱温度や加熱時間等のプロセス条件を、回路パターン２１１が好適に転写されるよう、設定又は最適化する。
【0051】
パターニング工程Ｓ２１は、例として、レジスト塗布工程に先行し、犠牲層として利用されるハードマスクを、ＰＶＤ法やＣＶＤ法等の既知の成膜手法に基づき被処理体１上に形成するハードマスク形成工程を行ってもよい。
【0052】
ハードマスク形成工程は、ＳｉＯ２、ＴＥＯＳ‐ＳｉＯ２等のシリコン酸化物や、ＳｉＮ、Ｓｉ３Ｎ４等のシリコン窒化物や、ＳｉＯＮ等のシリコン酸窒化物や、ＢＮ等の窒化ボロンや、ＴｉＮ等の窒化チタンや、その混合物等の高硬度かつ低応力を呈する材料を、ハードマスクとして、採用することができる。なお、当該ハードマスクには、Ｂ元素等が適宜、添加される構成としてもよい。
【0053】
パターニング工程Ｓ２１は、ハードマスク及びフォトレジストをこの順で成膜してもよいし、ハードマスク、カーボン膜等の反射防止膜、及び、フォトレジストをこの順で成膜してもよく、多層構造を呈する成膜を行ってもよい。
【0054】
パターニング工程Ｓ２１は、フォトレジストのみを被処理体１上に成膜し、当該フォトレジストを耐熱性、エッチング耐性及びイオン阻止能を有するハードマスクとして扱い、回路パターン２１１を転写する構成としてもよい。
【0055】
パターニング工程Ｓ２１は、ナノインプリントの態様で、例としてＳｉＯ２材料を含むモールドを利用して、被処理体１に対して回路パターン２１１を転写してもよい。
【0056】
本発明の一実施形態において形成される回路パターン２１１の線幅は、好ましくは１０μｍ以下であり、より好ましくは５．０μｍ以下であり、より好ましくは２．０μｍ以下であり、より好ましくは１．０μｍ以下であり、さらに好ましくは０．５μｍ以下であり、さらに好ましくは０．２μｍ以下であり、さらに好ましくは０．１μｍ以下であり、さらに好ましくは５０ｎｍ以下であり、さらに好ましくは２０ｎｍ以下であり、さらに好ましくは１０ｎｍ以下である。また、当該線幅は、好ましくは１．０ｎｍ以上であり、より好ましくは１０ｎｍ以上であり、より好ましくは２０ｎｍ以上であり、より好ましくは５０ｎｍ以上であり、より好ましくは０．１μｍ以上であり、より好ましくは０．２μｍ以上であり、より好ましくは０．５μｍ以上であり、より好ましくは１．０μｍ以上であり、さらに好ましくは２．０μｍ以上であり、さらに好ましくは５．０μｍ以上である。
【0057】
デバイス形成工程Ｓ２は、パターニング工程Ｓ２１の後に、回路パターン２１１を呈するフォトレジストを利用し、当該フォトレジストの下方の露出している表面をエッチングする選択的エッチング工程を行う。
【0058】
選択的エッチング工程は、材料選択性を呈するよう、被処理体１上の露出している表面をエッチングする。本明細書中の説明における「材料選択性を呈する」は、例えば、フォトレジスト及びＳｉＣ単結晶に係るエッチングレートのそれぞれが相違していることを指す。
【0059】
選択的エッチング工程は、例として、ウェットエッチングにより被処理体１上の露出している表面をエッチングする。
このとき、選択的エッチング工程は、エッチャント、エッチング時間、エッチング温度等のプロセス条件を、所望の材料選択性や面方位依存性やエッチングレート等を実現するよう、設定又は最適化する。当該エッチャントを含む溶液は、例として、ＴＭＡＨ溶液、水酸化カリウム（ＫＯＨ）溶液、過マンガン酸カリウム（ＫＭｎＯ４）溶液、フッ化水素（ＨＦ）溶液等である。
このとき、選択的エッチング工程は、エッチャント、エッチング時間、エッチング温度等のプロセス条件を、所望の材料選択性や面方位依存性やエッチングレート等を実現するよう、設定又は最適化する。当該エッチャントを含む溶液は、例として、ＴＭＡＨ溶液、水酸化カリウム（ＫＯＨ）溶液、過マンガン酸カリウム（ＫＭｎＯ４）溶液、フッ化水素（ＨＦ）溶液等である。
【0060】
選択的エッチング工程は、例として、反応性ガスエッチング等の既知の熱エッチングにより、被処理体１上の露出している表面をエッチングする。
このとき、選択的エッチング工程は、エッチャント（反応ガス）や反応ガスに係る分圧や熱処理温度等のプロセス条件を、所望の材料選択性や面方位依存性やエッチングレート等を実現するよう、設定又は最適化する。当該エッチャントは、例として、Ｈ２、ＨＣｌ、Ｃｌ２、Ｏ２、ＣＩＦ３等の混合物である。
このとき、選択的エッチング工程は、エッチャント（反応ガス）や反応ガスに係る分圧や熱処理温度等のプロセス条件を、所望の材料選択性や面方位依存性やエッチングレート等を実現するよう、設定又は最適化する。当該エッチャントは、例として、Ｈ２、ＨＣｌ、Ｃｌ２、Ｏ２、ＣＩＦ３等の混合物である。
【0061】
選択的エッチング工程は、例として、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）等の既知のドライエッチングにより、被処理体１上の露出している表面をエッチングする。反応性イオンエッチングは、ＩＣＰやＣＣＰ等の既知の方式でプラズマを形成し、Ａｒガス、Ｏ２ガス、ＮＦ３ガス、ＰＦ３ガス、ＢＦ３ガス、ＣＦ４ガス、ＣＨＦ３ガス、ＳＦ６ガス、ＸｅＦ２等の既知のガスが適宜、組み合わされる。
また、選択的エッチング工程は、バイアスパワー、ガス種、ガス分圧、放電時間等のプロセス条件を、所望の異方性やエッチングレート等を実現するよう、設定又は最適化する。
なお、選択的エッチング工程は、被処理体１上にＵ溝やＶ溝等の三次元形状を形成するよう、異方性エッチング又は深堀りエッチングを行ってよい。
また、選択的エッチング工程は、バイアスパワー、ガス種、ガス分圧、放電時間等のプロセス条件を、所望の異方性やエッチングレート等を実現するよう、設定又は最適化する。
なお、選択的エッチング工程は、被処理体１上にＵ溝やＶ溝等の三次元形状を形成するよう、異方性エッチング又は深堀りエッチングを行ってよい。
【0062】
〈ドーピング工程Ｓ２２〉
図３に示すように、デバイス形成工程Ｓ２は、被処理体１においてｎ型及び／又はｐ型領域を形成するよう、又は、ｐｎ接合領域を形成するよう、被処理体１にドーパント原子を導入するドーピング工程Ｓ２２を行う。
図３に示すように、デバイス形成工程Ｓ２は、被処理体１においてｎ型及び／又はｐ型領域を形成するよう、又は、ｐｎ接合領域を形成するよう、被処理体１にドーパント原子を導入するドーピング工程Ｓ２２を行う。
【0063】
ドーピング工程Ｓ２２は、例として、イオン化されたドーパント原子であるドーパントイオンを被処理体１に対して照射するイオン注入工程、及び、ドーパントイオンが照射された被処理体１を熱処理し活性化処理を行う活性化工程を含む。
【0064】
イオン注入工程は、例として、ドーパント元素を含むイオン源からイオンビームを引き出すビーム引出工程、当該イオンビームに含まれるイオン種の内の所望のイオン種を質量分離する質量分析工程、質量分離されたイオン種を含むイオンビームに対して加速エネルギーを付与する加速工程、及び、加速エネルギーが付与されたイオンビームを走査し被処理体１に対して照射する走査工程を行う。なお、イオン注入工程は、イオン阻止能を有する犠牲層である回路パターン２１１を利用し、所望の領域に対するドーパントイオンの照射を行う。
【0065】
イオン注入工程は、例として、Ｎ元素、Ｐ元素、Ａｌ元素及びＢ元素等の既知のドーパント元素をイオン化し被処理体１上に照射する。このとき、Ｎ元素及びＰ元素は、ｎ型領域を形成するようＳｉＣ単結晶に添加され、Ａｌ元素及びＢ元素は、ｐ型領域を形成するようＳｉＣ単結晶に添加される。
なお、ＳｉＣ単結晶中においてｎ型又はｐ型の領域を形成するような元素は、当該ドーパントイオンとして適宜、採用され得る。
なお、イオン注入工程は、Ｃ元素、Ｓｉ元素、Ｃｌ元素、Ａｒ元素等の非ドーパント元素も同様にイオン化し被処理体１上に照射し得る。
なお、ＳｉＣ単結晶中においてｎ型又はｐ型の領域を形成するような元素は、当該ドーパントイオンとして適宜、採用され得る。
なお、イオン注入工程は、Ｃ元素、Ｓｉ元素、Ｃｌ元素、Ａｒ元素等の非ドーパント元素も同様にイオン化し被処理体１上に照射し得る。
【0066】
ビーム引出工程は、所望の平均自由行程が得られるよう、真空チャンバ内に設置されたドーパント元素を含むイオン源からドーパントイオンを含むイオンビームを引き出す。
また、ビーム引出工程は、例として、引出電圧を当該イオン源に印加することで当該イオンビームを引き出す。また、ビーム引出工程は、例として、当該イオン源をプラズマ環境下でイオン化させ当該イオンビームを引き出す。
当該イオン源は、固体材料であってもよいし、気体材料であってもよいし、液体金属イオン源（ＬＭＩＳ）であってもよいし、イオン化を促進するようなプラズマ環境を形成するためのサポートガスと固体材料とを組み合わせる構成としてもよい。なお、当該プラズマ環境は、直流電源や交流電源等を利用する既知の方式に基づき適宜、形成される。
また、ビーム引出工程は、例として、引出電圧を当該イオン源に印加することで当該イオンビームを引き出す。また、ビーム引出工程は、例として、当該イオン源をプラズマ環境下でイオン化させ当該イオンビームを引き出す。
当該イオン源は、固体材料であってもよいし、気体材料であってもよいし、液体金属イオン源（ＬＭＩＳ）であってもよいし、イオン化を促進するようなプラズマ環境を形成するためのサポートガスと固体材料とを組み合わせる構成としてもよい。なお、当該プラズマ環境は、直流電源や交流電源等を利用する既知の方式に基づき適宜、形成される。
【0067】
質量分析工程は、所望のイオン種を質量分離するよう、ビーム引出工程により引き出されたドーパントイオンを含むイオンビームに係る質量及び電荷の比率（ｍ／ｚ）を分析する。質量分析工程は、例として、当該イオンビームに対して電圧を印加させながら磁場を通過させ、電圧及び／又は磁場強度を調整し当該イオン種と対応するｍ／ｚを選り出す。
質量分析工程は、扇形磁場、四重極、飛行時間（ＴＯＦ）、イオントラップ型等の既知の質量分析であれば適宜、採用することができる。
質量分析工程は、扇形磁場、四重極、飛行時間（ＴＯＦ）、イオントラップ型等の既知の質量分析であれば適宜、採用することができる。
【0068】
加速工程は、所望のイオン注入深さを実現するよう、又は、所望のドーパントプロファイルを実現するよう、ドーパントイオンを含むイオンビームに加速エネルギーを付与する。なお、加速工程は、質量分析工程の後に行われてもよいし、質量分析工程の前後のそれぞれにおいて行われてもよい。
【0069】
走査工程は、ドーパントイオンに注入角度が付与されるよう、真空チャンバに設置されたターゲットである被処理体１の表面の少なくとも一部に対しドーパントイオンを含むイオンビームを走査する。また、走査工程は、ファラデーカップを利用する等して、当該ターゲットに照射されるイオンビームのビーム電流を評価してもよい。なお、当該ビーム電流及びビーム照射時間は、当該イオンビームに係るドーズ量の評価に用いられる。
また、イオン注入工程は、上記加速エネルギー、注入角度、ドーズ量等のプロセス条件を、所望のドーパントプロファイルが形成されるよう、設定又は最適化する。
また、イオン注入工程は、上記加速エネルギー、注入角度、ドーズ量等のプロセス条件を、所望のドーパントプロファイルが形成されるよう、設定又は最適化する。
【0070】
イオン注入工程は、２種以上のイオン種を照射するような共イオン注入を行ってよい。
当該２以上のイオン種は、例として、複数種のドーパントイオンであってもよいし、Ｃイオン及びドーパントイオンであってもよく、その組み合わせに制限はない。
当該２以上のイオン種は、例として、複数種のドーパントイオンであってもよいし、Ｃイオン及びドーパントイオンであってもよく、その組み合わせに制限はない。
【0071】
イオン注入工程は、所望のドーパントプロファイルが形成されるよう、複数回に亘ってドーパントイオンを被処理体１に対して照射してもよいし、加速エネルギーを複数段階に変化させながらドーパントイオンを被処理体１に対して照射してもよいし、被処理体１を加熱しながらドーパントイオンを被処理体１に対して照射してもよい。
また、イオン注入工程は、ドーパント濃度が一定となるようなボックスプロファイルを形成するよう、ドーパントイオンを被処理体１に対して照射してもよい。なお、本明細書中の説明における「所望のドーパントプロファイル」とは、製造対象であるＳｉＣ半導体装置の構造に応じて適宜、変化し得る。
また、イオン注入工程は、ドーパント濃度が一定となるようなボックスプロファイルを形成するよう、ドーパントイオンを被処理体１に対して照射してもよい。なお、本明細書中の説明における「所望のドーパントプロファイル」とは、製造対象であるＳｉＣ半導体装置の構造に応じて適宜、変化し得る。
【0072】
活性化工程は、ドーパントイオンの照射に起因する結晶損傷を回復し当該ドーパントイオンを活性化させるよう、Ａｒ雰囲気等の不活性雰囲気下でドーパントイオンが照射された被処理体１を熱処理する。
また、活性化工程は、加熱温度、加熱時間、分圧等のプロセス条件を、所望のドーパントプロファイルが形成されるよう、又は、当該ドーパントイオンの活性化率が高まるよう、設定又は最適化される。
活性化工程は、例として、被処理体１表面のカーボン化を防ぐよう、被処理体１表面条にカーボン層やＳｉＯ２等のパッシベーション膜を成膜する。
また、活性化工程は、加熱温度、加熱時間、分圧等のプロセス条件を、所望のドーパントプロファイルが形成されるよう、又は、当該ドーパントイオンの活性化率が高まるよう、設定又は最適化される。
活性化工程は、例として、被処理体１表面のカーボン化を防ぐよう、被処理体１表面条にカーボン層やＳｉＯ２等のパッシベーション膜を成膜する。
【0073】
ドーピング工程Ｓ２２は、ｎ＋及び／又はｎ‐領域を形成するよう、ｐ＋及び／又はｐ‐領域を形成するよう、ｎ型又はｐ型のドリフト領域２２０を形成するよう、ｎ型又はｐ型のウェル領域２２１を形成するよう、ｎ型又はｐ型のコンタクト領域２２２を形成するよう、ｎ型又はｐ型のボディ領域を形成するよう、ｎ型又はｐ型のベース領域を形成するよう、ｎ型又はｐ型のソース領域を形成するよう、ｎ型又はｐ型のコレクタ領域を形成するよう、ｎ型又はｐ型のフィールドストップ領域を形成するよう、ｎ型又はｐ型のピラー領域を形成するよう、ｎ型又はｐ型のバッファ領域を形成するよう、ｎ型又はｐ型の再結合促進領域を形成するよう、ｎ型又はｐ型の埋込み領域を形成するよう、ｈａｌｏ構造を形成するよう、シャロージャンクション構造を形成するよう、又は、スーパージャンクション構造を形成するよう、被処理体１にドーパント原子を導入する。
また、ドーピング工程Ｓ２２は、既知のＳｉ系電子デバイスにおいてみられるようなプロファイルを呈するｎ型又はｐ型領域を形成するよう、被処理体１に対してドーパント原子を導入する。
なお、本明細書中の説明におけるｎ型領域やドリフト領域等に含まれる「領域」は、ｎ型層やドリフト層等に含まれる「層」と同一である、と把握することができる。
また、ドーピング工程Ｓ２２は、既知のＳｉ系電子デバイスにおいてみられるようなプロファイルを呈するｎ型又はｐ型領域を形成するよう、被処理体１に対してドーパント原子を導入する。
なお、本明細書中の説明におけるｎ型領域やドリフト領域等に含まれる「領域」は、ｎ型層やドリフト層等に含まれる「層」と同一である、と把握することができる。
【0074】
ドーピング工程Ｓ２２が形成するｎ型又はｐ型領域のドーパント濃度は、好ましくは１．０×１０２１／ｃｍ３以下であり、より好ましくは１．０×１０２０／ｃｍ３以下であり、より好ましくは１．０×１０１９／ｃｍ３以下であり、さらに好ましくは１．０×１０１８／ｃｍ３以下であり、さらに好ましくは１．０×１０１７／ｃｍ３以下であり、さらに好ましくは１．０×１０１６／ｃｍ３以下である。また、当該ドーパント濃度は、好ましくは１．０×１０１５／ｃｍ３以上であり、より好ましくは１．０×１０１６／ｃｍ３以上であり、より好ましくは１．０×１０１７／ｃｍ３以上であり、さらに好ましくは１．０×１０１８／ｃｍ３以上であり、好ましくは１．０×１０１９／ｃｍ３以上であり、さらに好ましくは１．０×１０２０／ｃｍ３以上である。
なお、当該ドーパント濃度は、例として、ｎ型コンタクト領域及びドリフト領域等の異なる領域間で相違する場合がある。
なお、当該ドーパント濃度は、例として、ｎ型コンタクト領域及びドリフト領域等の異なる領域間で相違する場合がある。
【0075】
ドーピング工程Ｓ２２は、ＳｉＣエピタキシャル成長の都度、パターニング工程Ｓ２１の後に被処理体１に対してドーパント原子を導入してもよい。当該ＳｉＣエピタキシャル成長は、成長工程Ｓ１によって行われてもよいし、ＰＶＤ方やＣＶＤ法等の既知の成膜手法によって行われてもよい。
【0076】
図３に示すように、デバイス形成工程Ｓ２は、パターニング工程Ｓ２１及びドーピング工程Ｓ２２を繰り返してよい。
また、デバイス形成工程Ｓ２は、複数の回路パターン２１１に基づき、ＳｉＣエピタキシャル成長、パターニング工程Ｓ２１及びドーピング工程Ｓ２２を繰り返してよい。
また、デバイス形成工程Ｓ２は、パターニング工程Ｓ２１を行わず、ＳｉＣエピタキシャル成長及びドーピング工程Ｓ２２を行ってよい。
なお、デバイス形成工程Ｓ２は、ドーピング工程Ｓ２２が行われる都度、回路パターン２１１を呈するフォトレジスト及び／又はハードマスクをエッチングする。
また、デバイス形成工程Ｓ２は、複数の回路パターン２１１に基づき、ＳｉＣエピタキシャル成長、パターニング工程Ｓ２１及びドーピング工程Ｓ２２を繰り返してよい。
また、デバイス形成工程Ｓ２は、パターニング工程Ｓ２１を行わず、ＳｉＣエピタキシャル成長及びドーピング工程Ｓ２２を行ってよい。
なお、デバイス形成工程Ｓ２は、ドーピング工程Ｓ２２が行われる都度、回路パターン２１１を呈するフォトレジスト及び／又はハードマスクをエッチングする。
【0077】
〈絶縁膜形成工程Ｓ２３〉
図４に示すように、デバイス形成工程Ｓ２は、被処理体１に絶縁膜２３０を導入する絶縁膜形成工程Ｓ２３を行う。
当該絶縁膜２３０は、例として、ＦＥＴ構造等を有するＳｉＣ半導体装置においてゲート絶縁膜、素子分離用の層間絶縁膜、又は、ゲート電極２４０におけるフラットバンド電圧等を調整するためのキャップ層として機能する。
図４に示すように、デバイス形成工程Ｓ２は、被処理体１に絶縁膜２３０を導入する絶縁膜形成工程Ｓ２３を行う。
当該絶縁膜２３０は、例として、ＦＥＴ構造等を有するＳｉＣ半導体装置においてゲート絶縁膜、素子分離用の層間絶縁膜、又は、ゲート電極２４０におけるフラットバンド電圧等を調整するためのキャップ層として機能する。
【0078】
絶縁膜形成工程Ｓ２３が形成する絶縁膜２３０のＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）は、好ましくは１００ｎｍ以下であり、より好ましくは５０ｎｍ以下であり、より好ましくは２０ｎｍ以下であり、さらに好ましくは１０ｎｍ以下であり、さらに好ましくは５．０ｎｍ以下であり、さらに好ましくは２．０ｎｍ以下である。また、当該ＥＯＴは、好ましくは１．０ｎｍ以上であり、より好ましくは２．０ｎｍ以上であり、より好ましくは５．０ｎｍ以上であり、より好ましくは１０ｎｍ以上であり、さらに好ましくは２０ｎｍ以上であり、さらに好ましくは５０ｎｍ以上である。
【0079】
絶縁膜形成工程Ｓ２３は、例として、既知の酸化炉と乾燥酸素（Ｏ２）や水蒸気（Ｈ２Ｏ）等の酸化種とを用いて被処理体１を熱酸化し、熱酸化ＳｉＯ２膜を形成する。
このとき、絶縁膜形成工程Ｓ２３は、酸化温度、酸化時間、酸化種ガスの分圧等のプロセス条件を、ＳｉＣ／ＳｉＯ２界面における界面準位密度が低減されるよう、ＳｉＣ／ＳｉＯ２界面ラフネスが低減されるよう、熱酸化ＳｉＯ２膜中のカーボン残留が抑えられるよう、又は、熱酸化反応におけるＣＯガス発生を促進させるよう、設定又は最適化する。
このとき、絶縁膜形成工程Ｓ２３は、酸化温度、酸化時間、酸化種ガスの分圧等のプロセス条件を、ＳｉＣ／ＳｉＯ２界面における界面準位密度が低減されるよう、ＳｉＣ／ＳｉＯ２界面ラフネスが低減されるよう、熱酸化ＳｉＯ２膜中のカーボン残留が抑えられるよう、又は、熱酸化反応におけるＣＯガス発生を促進させるよう、設定又は最適化する。
【0080】
絶縁膜形成工程Ｓ２３は、絶縁膜界面における界面準位密度を低減するよう、絶縁膜２３０を成膜した後に、熱処理やプラズマ環境を利用するドライプロセスを行ってよい。
絶縁膜形成工程Ｓ２３は、例として、ＳｉＣ／ＳｉＯ２界面における界面準位密度が低減されるよう、上記熱酸化ＳｉＯ２膜を形成した後に窒化処理を行ってもよい。当該窒化処理は、一酸化窒素（ＮＯ）雰囲気下での熱処理であってよいし、ＮＯ等の酸化窒素を励起させたプラズマ環境を利用した処理であってもよい。
絶縁膜形成工程Ｓ２３は、例として、ＳｉＣ／ＳｉＯ２界面における界面準位密度が低減されるよう、上記熱酸化ＳｉＯ２膜を形成した後に窒化処理を行ってもよい。当該窒化処理は、一酸化窒素（ＮＯ）雰囲気下での熱処理であってよいし、ＮＯ等の酸化窒素を励起させたプラズマ環境を利用した処理であってもよい。
【0081】
絶縁膜形成工程Ｓ２３は、ＣＶＤ法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）等の既知の成膜手法に基づき絶縁膜２３０を形成してよい。このとき、絶縁膜２３０は、熱酸化ＳｉＯ２膜等のＳｉ酸化膜に加えて、Ａｌ２Ｏ３膜、ＡｌＯＮ膜等の金属酸化膜を含める構成としてもよい。
【0082】
【0083】
電極形成工程Ｓ２４は、ゲート電極２４０を形成するよう、ソース電極２４１を形成するよう、ドレイン電極２４２を形成するよう、ベース電極を形成するよう、エミッタ電極を形成するよう、コレクタ電極を形成するよう、アノード電極を形成するよう、カソード電極を形成するよう、オーミック電極を形成するよう、又は、ショットキー電極を形成するよう、被処理体１上で電極を形成する。
【0084】
電極形成工程Ｓ２４は、例として、ＣＶＤ法等の既知の手法に基づく成膜プロセスによりｐｏｌｙ‐Ｓｉを被処理体１上に成膜する。当該ｐｏｌｙ‐Ｓｉは、例として、パターニング工程Ｓ２１、ドーピング工程Ｓ２２及び選択的エッチング工程により、絶縁膜２３０と隣接するゲート電極２４０として加工される。なお、電極形成工程Ｓ２４は、ｐｏｌｙ‐Ｓｉ以外の金属材料をゲート電極２４０として、ｐｏｌｙ‐Ｓｉに代えて／加えて、採用することができる。
【0085】
電極形成工程Ｓ２４は、例として、ＰＶＤ法によりＮｉ等の金属膜を被処理体１上に成膜する、当該金属膜は、例として、パターニング工程Ｓ２１、ドーピング工程Ｓ２２及び選択的エッチング工程により、ｎ型又はｐ型のコンタクト領域２２２と隣接するオーミック電極であるソース電極２４１、又は、ドレイン電極２４２として形成される。
【0086】
電極形成工程Ｓ２４は、金属膜を形成した後に、被処理体１を熱処理することでシリサイド化反応を行ってもよい。なお、電極形成工程Ｓ２４は、ＴｉＮやＴａＮ等のバリアメタルをソース電極２４１やドレイン電極２４２等の電極に積層させてよい。
また、電極形成工程Ｓ２４は、シリサイド化反応における熱処理温度や熱処理時間等のプロセス条件を、ショットキー電極が形成されるよう、又は、ドーパント偏析効果によりオーミック電極が形成されるよう、設定又は最適化する。
また、電極形成工程Ｓ２４は、シリサイド化反応における熱処理温度や熱処理時間等のプロセス条件を、ショットキー電極が形成されるよう、又は、ドーパント偏析効果によりオーミック電極が形成されるよう、設定又は最適化する。
【0087】
図５に示すように、電極形成工程Ｓ２４は、分離工程Ｓ３の後に、ＰＶＤ法によりＮｉ等の金属膜を被処理体１上に成膜し、ｎ型又はｐ型領域と隣接するオーミック電極であるドレイン電極２４２を裏面電極として形成してよい。
【0088】
デバイス形成工程Ｓ２は、絶縁膜形成工程Ｓ２３又は電極形成工程Ｓ２４により形成された、絶縁膜２３又は電極は、上記ハードマスクとして利用されてもよい。
【0089】
なお、本明細書中の説明における「ＣＶＤ法」は、熱ＣＶＤ、ＰＥＣＶＤ（Ｐｌａｓｍａ‐Ｅｎｈａｎｃｅｄ ＣＶＤ）、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）等の既知のＣＶＤ法を指し、ＳｉＣ半導体装置１２を構成する種々の材料の何れかを導入する上で成膜手法として採用され得る。
【0090】
なお、本明細書中の説明における「ＰＶＤ法」は、真空蒸着、ＤＣスパッタリング、ＲＦスパッタリング、マグネトロンスパッタリング、反応性スパッタリング、分子線エピタキシー（ＭＢＥ）等の既知のＰＶＤ法を指し、ＳｉＣ半導体装置１２を構成する種々の材料の何れかを導入する上で適宜、成膜手法として採用され得る。
【0091】
デバイス形成工程Ｓ２は、例として、トレンチゲート構造を有するＳｉＣ半導体装置１２を製造するよう、選択的エッチング工程の後にドーピング工程Ｓ２２、絶縁膜形成工程Ｓ２３、又は、電極形成工程Ｓ２４を行ってよい。
【0092】
デバイス形成工程Ｓ２は、電極形成工程Ｓ２４の後に、絶縁膜形成工程Ｓ２３の少なくとも一部を行ってもよい。
【0093】
本発明の一実施形態では、ＳｉＣ半導体装置１２の構造に応じて、所望のＳｉＣ半導体装置１２の構造が実現されるよう、デバイス形成工程Ｓ２に含まれる各工程の少なくとも一部が順不同で行われ得る。
【0094】
本発明の一実施形態では、デバイス形成工程Ｓ２は、配線領域を形成してもよい。
【0095】
《分離工程Ｓ３》
分離工程Ｓ３は、被処理体１の一部を分離する。
分離工程Ｓ３は、複数本のワイヤを往復運動させることで切断するマルチワイヤソー切断や、プラズマ放電を断続的に発生させて切断する放電加工法、レーザを照射し切断の基点となる層を形成する手法を、採用することができる。
分離工程Ｓ３は、被処理体１の一部を分離する。
分離工程Ｓ３は、複数本のワイヤを往復運動させることで切断するマルチワイヤソー切断や、プラズマ放電を断続的に発生させて切断する放電加工法、レーザを照射し切断の基点となる層を形成する手法を、採用することができる。
【0096】
図６に示すように、分離工程Ｓ３は、被処理体１の内部に分離層３００を形成する分離層形成工程Ｓ３１、及び、分離層３００を起点に被処理体１の一部を剥離する剥離工程Ｓ３２を含む。
【0097】
〈分離層形成工程Ｓ３１〉
分離層形成工程Ｓ３１は、上面から分離すべきＳｉＣ半導体装置１２の厚みに相当する深さとして被処理体１の内部が焦点となるよう、被処理体１において透過性を有する波長のレーザを被処理体１に対して照射し集光させ分離層３００を形成する。
このとき、分離層形成工程Ｓ３１は、好ましくは、ＳｉＣ半導体装置１２が形成されていない被処理体１の表面に対してレーザを照射する。
分離層形成工程Ｓ３１は、上面から分離すべきＳｉＣ半導体装置１２の厚みに相当する深さとして被処理体１の内部が焦点となるよう、被処理体１において透過性を有する波長のレーザを被処理体１に対して照射し集光させ分離層３００を形成する。
このとき、分離層形成工程Ｓ３１は、好ましくは、ＳｉＣ半導体装置１２が形成されていない被処理体１の表面に対してレーザを照射する。
【0098】
分離層形成工程Ｓ３１は、吸着チャック等の慣用の手法に基づき被処理体１を保持可能な保持手段、パルス発振するレーザを照射可能な光源３１１、及び、当該レーザを集光可能なレンズ等の慣用の集光手段３１２を利用し、分離層３００を形成する。
また、分離層形成工程Ｓ３１は、例として、赤外レーザを当該レーザとして採用する。
なお、当該レーザの波長は、紫外光に類される波長であってもよいし、可視光に類される波長であってもよく、制限はない。
また、分離層形成工程Ｓ３１は、レーザ波長、レーザ出力、レーザ走査速度、ビームスポット径、パルス幅、ピッチ幅等のプロセス条件を、被処理体１からＳｉＣ半導体装置１２を好適に分離できるよう、設定又は最適化する。
また、分離層形成工程Ｓ３１は、例として、赤外レーザを当該レーザとして採用する。
なお、当該レーザの波長は、紫外光に類される波長であってもよいし、可視光に類される波長であってもよく、制限はない。
また、分離層形成工程Ｓ３１は、レーザ波長、レーザ出力、レーザ走査速度、ビームスポット径、パルス幅、ピッチ幅等のプロセス条件を、被処理体１からＳｉＣ半導体装置１２を好適に分離できるよう、設定又は最適化する。
【0099】
〈剥離工程Ｓ３２〉
剥離工程Ｓ３２は、分離層３００を起点に被処理体１の一部であるＳｉＣ半導体装置１２を剥離する。このとき、剥離工程Ｓ３２は、分離層３００に沿ってワイヤを往復運動させる、又は、超音波振動を発生させる等することで被処理体１に機械振動を付与し、分離層３００を起点に被処理体１からＳｉＣ半導体装置１２を剥離する。
剥離工程Ｓ３２は、分離層３００を起点に被処理体１の一部であるＳｉＣ半導体装置１２を剥離する。このとき、剥離工程Ｓ３２は、分離層３００に沿ってワイヤを往復運動させる、又は、超音波振動を発生させる等することで被処理体１に機械振動を付与し、分離層３００を起点に被処理体１からＳｉＣ半導体装置１２を剥離する。
【0100】
剥離工程Ｓ３２は、吸着チャック等の慣用の手法に基づき被処理体１を保持可能な保持手段、圧電セラミックス等から形成され超音波振動を含む慣用の機械振動を発生可能な振動手段、及び、純水等の液体を供給可能な液体供給手段の少なくとも一部を利用し、分離層３００を起点に被処理体１からＳｉＣ半導体装置１２を剥離する。
【0101】
分離工程Ｓ３は、分離層形成工程Ｓ３１に先行して、又は、剥離工程Ｓ３２に先行して、被処理体１上に応力発生層であるポリマー層を形成してよい。
このとき、剥離工程Ｓ３２は、当該ポリマー層を含む被処理体１を冷却することで分離層３００における亀裂伝播を誘起し、分離層３００を起点に被処理体１からＳｉＣ半導体装置１２を剥離してよい。
また、このとき、剥離工程Ｓ３２は、ポリマー層の組成や膜厚、冷却温度、冷却速度、冷却時間等のプロセス条件を、被処理体１からＳｉＣ半導体装置１２を好適に分離できるよう、設定又は最適化する。
また、このとき、分離工程Ｓ３は、好ましくは、ＳｉＣ半導体装置１２における応力発生を抑えるよう、当該ポリマー層をＳｉＣ半導体装置１２が形成されていない被処理体１の表面上に形成する。
このとき、剥離工程Ｓ３２は、当該ポリマー層を含む被処理体１を冷却することで分離層３００における亀裂伝播を誘起し、分離層３００を起点に被処理体１からＳｉＣ半導体装置１２を剥離してよい。
また、このとき、剥離工程Ｓ３２は、ポリマー層の組成や膜厚、冷却温度、冷却速度、冷却時間等のプロセス条件を、被処理体１からＳｉＣ半導体装置１２を好適に分離できるよう、設定又は最適化する。
また、このとき、分離工程Ｓ３は、好ましくは、ＳｉＣ半導体装置１２における応力発生を抑えるよう、当該ポリマー層をＳｉＣ半導体装置１２が形成されていない被処理体１の表面上に形成する。
【0102】
分離工程Ｓ３は、公知技術を採用することができる。
また、分離工程Ｓ３は、例えば、特開２０１３－４９１６１号公報、特開２０１８－２０７０３４号公報、特表２０１７－５００７２５号公報、及び、特表２０１７－５２６１６１号公報等の特許文献に記載の装置や方法等の少なくとも一部を採用することができる。
また、分離工程Ｓ３は、例えば、特表２０１７－５２６１６１号公報、特表２０１７－５００７２５号公報、特開２０１８－１５２５８２号公報、特表２０１９－５００２２０号公報、及び、特表２０１９－５１１１２２号公報等の特許文献に記載の装置や方法等の少なくとも一部を採用することができる。
また、分離工程Ｓ３は、例えば、特開２０１３－４９１６１号公報、特開２０１８－２０７０３４号公報、特表２０１７－５００７２５号公報、及び、特表２０１７－５２６１６１号公報等の特許文献に記載の装置や方法等の少なくとも一部を採用することができる。
また、分離工程Ｓ３は、例えば、特表２０１７－５２６１６１号公報、特表２０１７－５００７２５号公報、特開２０１８－１５２５８２号公報、特表２０１９－５００２２０号公報、及び、特表２０１９－５１１１２２号公報等の特許文献に記載の装置や方法等の少なくとも一部を採用することができる。
【0103】
《エッチング工程Ｓ４》
図７に示すように、エッチング工程Ｓ４は、低減されたテラス長Ｗ３を呈する、平坦化されたバンチングフリーな表面を形成するよう、被処理体１をエッチングする。なお、エッチング工程Ｓ４に係る機構は、後述される。
図７に示すように、エッチング工程Ｓ４は、低減されたテラス長Ｗ３を呈する、平坦化されたバンチングフリーな表面を形成するよう、被処理体１をエッチングする。なお、エッチング工程Ｓ４に係る機構は、後述される。
【0104】
エッチング工程Ｓ４は、例として、分離工程Ｓ３により分離された被処理体１を熱処理し、被処理体１に残留した分離層３００を含む表層をエッチングする。分離層３００は、結晶転位３０１や損傷領域３０２を含む、と把握することができる。このとき、成長層１０の表面は、ＳｉＣ単結晶におけるフルユニットの高さを呈するステップで終端され得る。なお、分離層３００は、歪層又はダメージ層とも解される。
【0105】
また、エッチング工程Ｓ４は、被処理体１を原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に設置し加熱し被処理体１をエッチングする歪層除去工程Ｓ４１を含む。また、エッチング工程Ｓ４は、被処理体１を原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に設置し加熱し被処理体１をエッチングするバンチング分解工程Ｓ４２を含む。
【0106】
歪層除去工程Ｓ４１は、分離層３００をエッチングし、バンチング（束化）された表面が露出するよう、被処理体１をエッチングする。
【0107】
バンチング分解工程Ｓ４２は、平坦化されたバンチングフリーな表面を形成するよう、被処理体１をエッチングし被処理体１の表面のＭＳＢを分解する。このとき、当該表面は、ＳｉＣ単結晶におけるフルユニットの高さを呈するステップで終端される。
【0108】
図８に示すように、本発明の一実施形態は、成長工程Ｓ１、デバイス形成工程Ｓ２及び分離工程Ｓ３を少なくとも含む複数の工程が、円環をなすよう、繰り返し行われてよい。
また、本発明の一実施形態は、成長工程Ｓ１、デバイス形成工程Ｓ２、分離工程Ｓ３及びエッチング工程Ｓ４が、円環をなすよう、繰り返し行われてよい。
また、本発明の一実施形態は、デバイス形成工程Ｓ２の各工程の少なくとも一部が、分離工程Ｓ３の後に行われてもよい。
また、本発明の一実施形態は、成長工程Ｓ１、デバイス形成工程Ｓ２、分離工程Ｓ３及びエッチング工程Ｓ４が、円環をなすよう、繰り返し行われてよい。
また、本発明の一実施形態は、デバイス形成工程Ｓ２の各工程の少なくとも一部が、分離工程Ｓ３の後に行われてもよい。
【0109】
本発明の一実施形態は、例として、ショットキーバリアダイオード（ＳＢＤ）、バイポーラジャンクショントランジスタ（ＢＪＴ）、ＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）及びその組み合わせを含む既知のデバイス構造を有するＳｉＣ半導体装置１２を製造することができる。
【0110】
図９に示すように、本発明の一実施形態は、ドレイン電極、アノード電極、コレクタ電極等の電極面と隣接するような、ｎ型又はｐ型の基板１１１を含むＳｉＣ半導体装置１２を製造することができる。
図９（a）に示すように、本発明の一実施形態は、ｎ型又はｐ型の基板１１１、ｎ型又はｐ型のドリフト領域２２０、ｎ型又はｐ型のウェル領域２２１、ｎ型又はｐ型のコンタクト領域２２２、絶縁膜２３０、ゲート電極２４０、ソース電極２４１及びドレイン電極２４２を含むＦＥＴ構造を有するＳｉＣ半導体装置１２を製造することができる。
また、図９（ｂ）に示すように、本発明の一実施形態は、ｎ型又はｐ型の基板１１１、低濃度領域２２６、アノード電極２４４及びカソード電極２４５を含むＳＢＤ構造を有するＳｉＣ半導体装置１２を製造することができる。
ｎ型又はｐ型の基板１１１の厚みは、成長層１０の厚みの範囲で制限はない。ｎ型又はｐ型の基板１１１は、例として、オーミック電極の実現に寄与する。
図９（a）に示すように、本発明の一実施形態は、ｎ型又はｐ型の基板１１１、ｎ型又はｐ型のドリフト領域２２０、ｎ型又はｐ型のウェル領域２２１、ｎ型又はｐ型のコンタクト領域２２２、絶縁膜２３０、ゲート電極２４０、ソース電極２４１及びドレイン電極２４２を含むＦＥＴ構造を有するＳｉＣ半導体装置１２を製造することができる。
また、図９（ｂ）に示すように、本発明の一実施形態は、ｎ型又はｐ型の基板１１１、低濃度領域２２６、アノード電極２４４及びカソード電極２４５を含むＳＢＤ構造を有するＳｉＣ半導体装置１２を製造することができる。
ｎ型又はｐ型の基板１１１の厚みは、成長層１０の厚みの範囲で制限はない。ｎ型又はｐ型の基板１１１は、例として、オーミック電極の実現に寄与する。
【0111】
本発明の一実施形態は、プレーナゲート型構造を有するＳｉＣ半導体装置１２を製造することができる。このとき、ＳｉＣ半導体装置１２は、ＦＥＴ構造やＩＧＢＴ構造等の既知のデバイス構造を有してよい。
【0112】
本発明の一実施形態は、デバイス動作時のＪＦＥＴ抵抗が低減されるよう、トレンチゲート型構造を有するＳｉＣ半導体装置１２を製造することができる。このとき、ＳｉＣ半導体装置１２は、ＦＥＴ構造やＩＧＢＴ構造等の既知のデバイス構造を有してよい。
【0113】
本発明の一実施形態は、デバイス動作時のドリフト抵抗が低減されるよう、ｎ型又はｐ型のピラー領域を含むスーパージャンクション構造を有する既知のＳｉＣ半導体装置１２を製造することができる。このとき、ＳｉＣ半導体装置１２は、ＦＥＴ構造やＩＧＢＴ構造等の既知のデバイス構造を有してよい。
【0114】
本発明の一実施形態は、デバイス動作時の電界集中効果が緩和されるよう、ｎ型又はｐ型の埋込み領域を含むＳｉＣ半導体装置１２を製造することできる。
なお、当該ＳｉＣ半導体装置１２におけるｎ型又はｐ型の埋込み領域は、例として、膜厚方向に沿ってゲート電極２４０の下方に設置されてもよいし、膜厚方向に沿ってソース電極２４１の下方に設置されてもよいし、膜厚方向と直交する方向に沿ってｎ型又はｐ型のウェル領域と並ぶガードリングを呈するよう設置されてもよい。
なお、当該ＳｉＣ半導体装置１２におけるｎ型又はｐ型の埋込み領域は、例として、膜厚方向に沿ってゲート電極２４０の下方に設置されてもよいし、膜厚方向に沿ってソース電極２４１の下方に設置されてもよいし、膜厚方向と直交する方向に沿ってｎ型又はｐ型のウェル領域と並ぶガードリングを呈するよう設置されてもよい。
【0115】
本発明の一実施形態は、基底面転位密度（ＢＰＤ密度）が＜１００／ｃｍ２である成長層を含む、ＢＰＤ密度が＜１０／ｃｍ２である成長層を含む、又は、＜１．０／ｃｍ２である成長層を含むＳｉＣ半導体装置１２を製造することができる。上述のように、当該成長層は、成長層１０の少なくとも一部である。
当該成長層は、上記ｎ型又はｐ型領域を含むＳｉＣ半導体装置１２を構成するＳｉＣ構造の少なくとも一部を指す。
また、当該成長層は、例として、ｎ型又はｐ型の基板１１１を指す。
また、当該成長層は、例として、１．０×１０１７／ｃｍ３以上、２．０×１０１７／ｃｍ３以上、５．０×１０１７／ｃｍ３以上、１．０×１０１８／ｃｍ３以上、２．０×１０１８／ｃｍ３以上、又は、５．０×１０１８／ｃｍ３以上のドーパント濃度を有するｎ＋又はｐ＋領域を指す。
当該成長層は、上記ｎ型又はｐ型領域を含むＳｉＣ半導体装置１２を構成するＳｉＣ構造の少なくとも一部を指す。
また、当該成長層は、例として、ｎ型又はｐ型の基板１１１を指す。
また、当該成長層は、例として、１．０×１０１７／ｃｍ３以上、２．０×１０１７／ｃｍ３以上、５．０×１０１７／ｃｍ３以上、１．０×１０１８／ｃｍ３以上、２．０×１０１８／ｃｍ３以上、又は、５．０×１０１８／ｃｍ３以上のドーパント濃度を有するｎ＋又はｐ＋領域を指す。
【0116】
本発明の一実施形態において製造されるＳｉＣ半導体装置１２のセルピッチは、好ましくは１０μｍ以下であり、より好ましくは５．０μｍ以下であり、より好ましくは２．０μｍ以下であり、より好ましくは１．０μｍ以下であり、さらに好ましくは０．５μｍ以下であり、さらに好ましくは０．２μｍ以下であり、さらに好ましくは０．１μｍ以下であり、さらに好ましくは５０ｎｍ以下であり、さらに好ましくは２０ｎｍ以下であり、さらに好ましくは１０ｎｍ以下である。また、当該セルピッチは、好ましくは１．０ｎｍ以上であり、より好ましくは１０ｎｍ以上であり、より好ましくは２０ｎｍ以上であり、より好ましくは５０ｎｍ以上であり、より好ましくは０．１μｍ以上であり、より好ましくは０．２μｍ以上であり、より好ましくは０．５μｍ以上であり、より好ましくは１．０μｍ以上であり、さらに好ましくは２．０μｍ以上であり、さらに好ましくは５．０μｍ以上である。
【0117】
〈成長工程Ｓ１及びエッチング工程Ｓ４の機構〉
本明細書は、以下、成長工程Ｓ１又はエッチング工程Ｓ４である熱処理工程に係る原料輸送機構を説明する。
本明細書は、以下、成長工程Ｓ１又はエッチング工程Ｓ４である熱処理工程に係る原料輸送機構を説明する。
【0118】
本発明の一実施形態では、熱処理工程は、被処理体１及びＳｉＣ原料４間に温度差が形成されるよう、被処理体１及びＳｉＣ原料４を熱処理する。
成長工程Ｓ１としての熱処理工程は、被処理体１を低温側に設置することで、被処理体１を結晶成長させ、被処理体１表面に成長層１０を形成する。
エッチング工程Ｓ４としての熱処理工程は、被処理体１を高温側に設置することで、被処理体１をエッチングし、例えば分離層３００を除去する。
成長工程Ｓ１としての熱処理工程は、被処理体１を低温側に設置することで、被処理体１を結晶成長させ、被処理体１表面に成長層１０を形成する。
エッチング工程Ｓ４としての熱処理工程は、被処理体１を高温側に設置することで、被処理体１をエッチングし、例えば分離層３００を除去する。
【0119】
図１０に示すように、被処理体１が低温側に設置されることで、裏面１ａにおける成長層１０の形成と、ＳｉＣ原料４（主面４ａ）のエッチングと、が同時に行われる。
【0120】
成長工程Ｓ１及びエッチング工程Ｓ４のそれぞれは、Ｓｉ元素及びＣ元素を含む雰囲気下で、被処理体１及びＳｉＣ原料４を準閉鎖空間内で、熱処理する。
なお、本明細書中の説明における「準閉鎖空間」は、空間内部の真空引きは可能であるが、空間内部で発生した蒸気の少なくとも一部を閉じ込め可能な空間のことを指す。
なお、本明細書中の説明における「準閉鎖空間」は、空間内部の真空引きは可能であるが、空間内部で発生した蒸気の少なくとも一部を閉じ込め可能な空間のことを指す。
【0121】
図１１に示すように、被処理体１及びＳｉＣ原料４において、以下の１）～５）の反応に基づく原料輸送が持続的に行われ、成長層１０が形成される。
【0122】
１） ＳｉＣ（ｓ）→Ｓｉ（ｖ）＋Ｃ（ｓ）
２） ２Ｃ（ｓ）＋Ｓｉ（ｖ）→ＳｉＣ２（ｖ）
３） Ｃ（ｓ）＋２Ｓｉ（ｖ）→Ｓｉ２Ｃ（ｖ）
４） Ｓｉ（ｖ）＋ＳｉＣ２（ｖ）→２ＳｉＣ（ｓ）
５） Ｓｉ２Ｃ（ｖ）→Ｓｉ（ｖ）＋ＳｉＣ（ｓ）
２） ２Ｃ（ｓ）＋Ｓｉ（ｖ）→ＳｉＣ２（ｖ）
３） Ｃ（ｓ）＋２Ｓｉ（ｖ）→Ｓｉ２Ｃ（ｖ）
４） Ｓｉ（ｖ）＋ＳｉＣ２（ｖ）→２ＳｉＣ（ｓ）
５） Ｓｉ２Ｃ（ｖ）→Ｓｉ（ｖ）＋ＳｉＣ（ｓ）
【0123】
１）の説明:ＳｉＣ原料４表面が熱分解されることで、ＳｉＣ原料４表面からＳｉ原子（Ｓｉ（ｖ））が脱離する。
２）及び３）の説明:Ｓｉ原子（Ｓｉ（ｖ））が脱離することでＳｉＣ原料４表面に残存したＣ原子（Ｃ（ｓ））は、原料輸送空間内のＳｉ蒸気（Ｓｉ（ｖ））と反応することで、Ｓｉ２Ｃ又はＳｉＣ２等となって原料輸送空間内に昇華する。
４）及び５）の説明:昇華したＳｉ２Ｃ又はＳｉＣ２等が、温度勾配によって被処理体１の裏面１ａのテラスに到達・拡散し、ステップに到達することで裏面１ａの多形を引き継ぎ、ステップフロー成長の様相を呈しながら、成長層１０が形成される。
２）及び３）の説明:Ｓｉ原子（Ｓｉ（ｖ））が脱離することでＳｉＣ原料４表面に残存したＣ原子（Ｃ（ｓ））は、原料輸送空間内のＳｉ蒸気（Ｓｉ（ｖ））と反応することで、Ｓｉ２Ｃ又はＳｉＣ２等となって原料輸送空間内に昇華する。
４）及び５）の説明:昇華したＳｉ２Ｃ又はＳｉＣ２等が、温度勾配によって被処理体１の裏面１ａのテラスに到達・拡散し、ステップに到達することで裏面１ａの多形を引き継ぎ、ステップフロー成長の様相を呈しながら、成長層１０が形成される。
【0124】
成長工程Ｓ１は、ＳｉＣ原料４からＳｉ原子を熱昇華させるＳｉ原子昇華工程と、ＳｉＣ原料４の主面４ａに残存したＣ原子を原料輸送空間内のＳｉ原子と結合させることで昇華させるＣ原子昇華工程と、を含む。
【0125】
成長工程Ｓ１は、被処理体１における裏面１ａにおいて、上記ステップフロー成長に基づき成長層１０を形成する。成長工程Ｓ１に含まれる各工程は逐次、行われる。
なお、成長工程Ｓ１は、輸送されたＳｉ２Ｃ又はＳｉＣ２等が過飽和となり凝結することで成長層１０を形成するため、ＰＶＴ（物理気相輸送）に基づく工程と解される。
また、このような構成とすることで、成長工程Ｓ１は、被処理体１表面上のＭＳＢの形成を抑止し、低減されたテラス長を呈する平坦化されたＳｉＣ表面を得ることができる。
なお、成長工程Ｓ１は、輸送されたＳｉ２Ｃ又はＳｉＣ２等が過飽和となり凝結することで成長層１０を形成するため、ＰＶＴ（物理気相輸送）に基づく工程と解される。
また、このような構成とすることで、成長工程Ｓ１は、被処理体１表面上のＭＳＢの形成を抑止し、低減されたテラス長を呈する平坦化されたＳｉＣ表面を得ることができる。
【0126】
エッチング工程Ｓ４は、被処理体１表面からＳｉ原子を熱昇華させるＳｉ原子昇華工程と、被処理体１表面に残存したＣ原子を原料輸送空間内のＳｉ原子と結合させることで昇華させるＣ原子昇華工程と、を含み、被処理体１表面をエッチングする。このような構成とすることで、エッチング工程Ｓ４は、被処理体１表面上のＭＳＢを分解し、低減されたテラス長を呈する平坦化されたＳｉＣ表面を得ることができる。
【0127】
成長工程Ｓ１及びエッチング工程Ｓ４のそれぞれに係る機構は、Ｓｉ元素及びＣ元素を含む原料の輸送である、と把握することができる。
原料輸送の駆動力は、形成された温度勾配に起因する被処理体１及びＳｉＣ原料４間の蒸気圧差である、と把握することができる。よって、被処理体１及びＳｉＣ原料４のそれぞれの表面における温度差のみならず、被処理体１及びＳｉＣ原料４間の結晶構造等に起因する化学ポテンシャル差も原料輸送の駆動力となり得る、と把握することができる。
原料輸送の駆動力は、形成された温度勾配に起因する被処理体１及びＳｉＣ原料４間の蒸気圧差である、と把握することができる。よって、被処理体１及びＳｉＣ原料４のそれぞれの表面における温度差のみならず、被処理体１及びＳｉＣ原料４間の結晶構造等に起因する化学ポテンシャル差も原料輸送の駆動力となり得る、と把握することができる。
【0128】
成長工程Ｓ１及びエッチング工程Ｓ４のそれぞれにおいて、ＳｉＣ原料４は、昇華法等により作製されたＳｉＣインゴットであってよいし、当該ＳｉＣインゴットから円盤状にスライスされたＳｉＣウェハであってもよいし、ＳｉＣ多結晶であってもよい。また、ＳｉＣ原料４は、ＳｉＣ多結晶を含む焼結体等の加工品であってよい。
また、成長工程Ｓ１及びエッチング工程Ｓ４のそれぞれにおいて、準閉鎖空間を形成するＳｉＣ材料や、準閉鎖空間内で露出したＳｉＣ材料は、ＳｉＣ原料４となり得る。
また、成長工程Ｓ１及びエッチング工程Ｓ４のそれぞれにおいて、準閉鎖空間を形成するＳｉＣ材料や、準閉鎖空間内で露出したＳｉＣ材料は、ＳｉＣ原料４となり得る。
【0129】
成長工程Ｓ１における原料輸送は、ドーパントガス供給手段により準閉鎖空間内にドーパントガスを供給されることで、成長層１０のドーパント濃度を調整することができる。
ドーパントガスを供給しない場合、成長層１０は準閉鎖空間内のドーパント濃度を引き継ぐ、と把握することができる。
ドーパントガスを供給しない場合、成長層１０は準閉鎖空間内のドーパント濃度を引き継ぐ、と把握することができる。
【0130】
成長工程Ｓ１及びエッチング工程Ｓ４のそれぞれにおける原料輸送は、好ましくは、Ｓｉ元素を含む気相種及びＣ元素を含む気相種を有する環境下で行われる。
また、成長工程Ｓ１及びエッチング工程Ｓ４のそれぞれにおける原料輸送は、ＳｉＣ‐Ｓｉ又はＳｉＣ‐Ｃ平衡蒸気圧環境下で行われる。
また、成長工程Ｓ１及びエッチング工程Ｓ４のそれぞれにおける原料輸送は、ＳｉＣ‐Ｓｉ又はＳｉＣ‐Ｃ平衡蒸気圧環境下で行われる。
【0131】
本明細書中の説明における「ＳｉＣ‐Ｓｉ蒸気圧環境」は、ＳｉＣ（固体）とＳｉ（液相）とが気相を介して相平衡状態となっているときの蒸気圧の環境を指す。ＳｉＣ‐Ｓｉ平衡蒸気圧環境は、原子数比Ｓｉ／Ｃが１を超える準閉鎖空間が熱処理されることで形成される。
本明細書中の説明における「ＳｉＣ‐Ｃ平衡蒸気圧環境」は、ＳｉＣ（固相）とＣ（固相）とが気相を介して相平衡状態となっているときの蒸気圧の環境を指す。ＳｉＣ‐Ｃ平衡蒸気圧環境は、原子数比Ｓｉ／Ｃが１以下である準閉鎖空間が熱処理されることで形成される。
本明細書中の説明における「ＳｉＣ‐Ｃ平衡蒸気圧環境」は、ＳｉＣ（固相）とＣ（固相）とが気相を介して相平衡状態となっているときの蒸気圧の環境を指す。ＳｉＣ‐Ｃ平衡蒸気圧環境は、原子数比Ｓｉ／Ｃが１以下である準閉鎖空間が熱処理されることで形成される。
【0132】
成長工程Ｓ１及びエッチング工程Ｓ４のそれぞれにおける熱処理温度は、好ましくは１４００℃以上であり、より好ましくは１５００℃以上であり、より好ましくは１６００℃以上であり、より好ましくは１７００℃以上であり、より好ましくは１８００℃以上であり、さらに好ましくは１９００℃以上であり、さらに好ましくは２０００℃以上であり、さらに好ましくは２１００℃以上であり、さらに好ましくは２２００℃以上である。
また、当該熱処理温度は、好ましくは２３００℃以下であり、より好ましくは２２００℃以下であり、より好ましくは２１００℃以下であり、より好ましくは２０００℃以下であり、より好ましくは１９００℃以下であり、さらに好ましくは１８００℃以下であり、さらに好ましくは１７００℃以下であり、さらに好ましくは１６００℃以下であり、さらに好ましくは１５００℃以下である。
なお、成長工程Ｓ１及びエッチング工程Ｓ４のそれぞれに係る、成長レート又はエッチングレートは、当該熱処理温度によって決定される。
また、当該熱処理温度は、好ましくは２３００℃以下であり、より好ましくは２２００℃以下であり、より好ましくは２１００℃以下であり、より好ましくは２０００℃以下であり、より好ましくは１９００℃以下であり、さらに好ましくは１８００℃以下であり、さらに好ましくは１７００℃以下であり、さらに好ましくは１６００℃以下であり、さらに好ましくは１５００℃以下である。
なお、成長工程Ｓ１及びエッチング工程Ｓ４のそれぞれに係る、成長レート又はエッチングレートは、当該熱処理温度によって決定される。
【0133】
成長工程Ｓ１及びエッチング工程Ｓ４のそれぞれにおける被処理体１及びＳｉＣ原料４間の温度勾配は、好ましくは０．１℃／ｍｍ以上であり、より好ましくは０．２℃／ｍｍ以上であり、より好ましくは０．５℃／ｍｍ以上であり、さらに好ましくは１．０℃／ｍｍ以上であり、さらに好ましくは２．０℃／ｍｍ以上である。また、当該温度勾配は、好ましくは５．０℃／ｍｍ以下であり、より好ましくは２．０℃／ｍｍ以下であり、より好ましくは２．０℃／ｍｍ以下であり、より好ましくは１．０℃／ｍｍ以下であり、さらに好ましくは０．５℃／ｍｍ以下であり、さらに好ましくは０．２℃／ｍｍ以下である。
なお、当該温度勾配は、一様であってもよいし、分布をもってもよい。
なお、当該温度勾配は、一様であってもよいし、分布をもってもよい。
【0134】
〈成長工程Ｓ１及びエッチング工程Ｓ４のそれぞれに係る装置〉
本明細書は、以下、成長工程Ｓ１及びエッチング工程Ｓ４において用いられる装置について、詳細に説明する。なお、先の製造方法に示した構成と基本的に同一の構成要素については、同一の符号を付してその説明を簡略化する。
本明細書は、以下、成長工程Ｓ１及びエッチング工程Ｓ４において用いられる装置について、詳細に説明する。なお、先の製造方法に示した構成と基本的に同一の構成要素については、同一の符号を付してその説明を簡略化する。
【0135】
図１２に示すように、ＳｉＣ半導体装置の製造方法に係る製造装置は、本体容器１４１、高融点容器１４２及び加熱炉１４３を有する。
【0136】
本体容器１４１は、例として、ＳｉＣ多結晶を含む材料で構成される。よって、本体容器１４１の少なくとも一部は、原料輸送における輸送元（ＳｉＣ原料４）となり得る。
【0137】
加熱された本体容器１４１内の環境は、例として、Ｓｉ元素を含む気相種及びＣ元素を含む気相種の混合系の蒸気圧環境となることが望ましい。このＳｉ元素を含む気相種としては、Ｓｉ、Ｓｉ２、Ｓｉ３、Ｓｉ２Ｃ、ＳｉＣ２、ＳｉＣ等を例示することができる。
また、Ｃ元素を含む気相種としては、Ｓｉ２Ｃ、ＳｉＣ２、ＳｉＣ、Ｃ等を例示することができる。
また、Ｃ元素を含む気相種としては、Ｓｉ２Ｃ、ＳｉＣ２、ＳｉＣ、Ｃ等を例示することができる。
【0138】
本体容器１４１のドーパント及びドーパント濃度は、形成したい成長層１０のドーパント及びドーパント濃度に合わせて選択することができる。
【0139】
また、本体容器１４１の加熱処理時に、内部空間にＳｉ元素を含む気相種及びＣ元素を含む気相種の蒸気圧を発生させる構成であれば、その構造を採用することができる。例として、内面の一部にＳｉＣ多結晶が露出した構成や、本体容器１４１内に別途、ＳｉＣ多結晶を設置する構成等を示すことができる。
【0140】
本体容器１４１は、被処理体１を設置可能な設置具１４１ａを備える。また、本体容器１４１は、互いに嵌合可能な上容器１４１ｃ及び下容器１４１ｂを備える嵌合容器である。上容器１４１ｃと下容器１４１ｂの嵌合部には、微小な間隙が形成されており、この間隙から本体容器１４１内の排気（真空引き）が可能なよう構成されている。
【0141】
〈Ｓｉ蒸気供給源〉
本体容器１４１は、Ｓｉ蒸気供給源を有する。Ｓｉ蒸気供給源は、本体容器１４１内の準閉鎖空間の原子数比Ｓｉ／Ｃを、１を超えるよう調整する目的で用いられる。Ｓｉ蒸気供給源としては、固体のＳｉ（Ｓｉ片やＳｉ粉末等のＳｉペレット）やＳｉ化合物を例示することができる。
本体容器１４１は、Ｓｉ蒸気供給源を有する。Ｓｉ蒸気供給源は、本体容器１４１内の準閉鎖空間の原子数比Ｓｉ／Ｃを、１を超えるよう調整する目的で用いられる。Ｓｉ蒸気供給源としては、固体のＳｉ（Ｓｉ片やＳｉ粉末等のＳｉペレット）やＳｉ化合物を例示することができる。
【0142】
例えば、本発明の一実施形態のように、本体容器１４１の全体がＳｉＣ多結晶で構成されている場合には、Ｓｉ蒸気供給源を設置することで、本体容器１４１内の原子数比Ｓｉ／Ｃが１を超える。具体的には、化学量論比１：１を満たすＳｉＣ多結晶の本体容器１４１内に、化学量論比１：１を満たす被処理体１及びＳｉＣ原料４と、Ｓｉ蒸気供給源と、を設置した場合には、本体容器１４１内の原子数比Ｓｉ／Ｃは１を超えることとなる。
【0143】
本発明の一実施形態に係るＳｉＣ‐Ｓｉ平衡蒸気圧環境は、原子数比Ｓｉ／Ｃが１を超える準閉鎖空間が加熱されることで形成される。また、本発明の一実施形態に係るＳｉＣ‐Ｃ平衡蒸気圧環境は、原子数比Ｓｉ／Ｃが１以下である準閉鎖空間が加熱されることで形成される。本発明の一実施形態に係る本体容器１４１は、それぞれ、ＳｉＣ‐Ｓｉ平衡蒸気圧環境又はＳｉＣ‐Ｃ平衡蒸気圧環境となるよう適宜、所定の部材を収容する構成としてよい。
【0144】
加熱炉１４３は、本体容器１４１の上容器１４１ｃから下容器１４１ｂに向かって温度が下がる／上がるよう温度勾配を形成するよう加熱する構成となっている。これにより、被処理体１の厚み方向に温度勾配が形成される。
【0145】
加熱炉１４３は、図１２に示すように、被処理体１等を１０００℃以上２３００℃以下の温度に加熱することが可能な本加熱室１４３ｃと、被処理物を５００℃以上の温度に予備加熱可能な予備室１４３ａと、本体容器１４１を収容可能な高融点容器１４２と、この高融点容器１４２を予備室１４３ａから本加熱室１４３ｃへ移動可能な移動手段１４３ｂ（移動台）と、を備えている。
【0146】
本加熱室１４３ｃは、平面断面視で正六角形に形成されており、その内側に高融点容器１４２が設置される。本加熱室１４３ｃ内は、加熱ヒータ１４３ｄ（メッシュヒータ）が備えられている。また、本加熱室１４３ｃの側壁や天井には多層熱反射金属板が固定されている（図示せず。）。多層熱反射金属板は、加熱ヒータ１４３ｄの熱を本加熱室１４３ｃの略中央部に向け反射させるように構成されている。
【0147】
加熱ヒータ１４３ｄは、本加熱室１４３ｃ内において、被処理物が収容される高融点容器１４２を取り囲むように設置される。このとき、加熱ヒータ１４３ｄの外側に多層熱反射金属板が設置されることで、１０００℃以上２３００℃以下の温度範囲における昇温が可能となる。
【0148】
加熱ヒータ１４３ｄは、例として、抵抗加熱式のヒータや高周波誘導加熱式のヒータを採用することができる。
【0149】
加熱ヒータ１４３ｄは、高融点容器１４２内に温度勾配を形成可能な構成を採用してもよい。加熱ヒータ１４３ｄは、例として、上側（若しくは下側）に多くのヒータが設置されるよう構成してもよい。また、加熱ヒータ１４３ｄは、上側（若しくは下側）に向かうにつれて幅が大きくなるように構成してもよい。あるいは、加熱ヒータ１４３ｄは、上側（若しくは下側）に向かうにつれて供給される電力を大きくすることが可能なよう構成してもよい。
【0150】
本加熱室１４３ｃには、本加熱室１４３ｃ内の排気を行う真空形成用バルブ１４３ｆと、本加熱室１４３ｃ内に不活性ガスを導入する不活性ガス注入用バルブ１４３ｅと、本加熱室１４３ｃ内の真空度を測定する真空計１４３ｇと、が接続されている。
【0151】
真空形成用バルブ１４３ｆは、本加熱室１４３ｃ内を排気して真空引きする真空引ポンプと接続されている（図示せず。）。この真空形成用バルブ１４３ｆ及び真空引きポンプにより、本加熱室１４３ｃ内の真空度は、好ましくは、１０Ｐａ以下、より好ましくは、１．０Ｐａ以下、最も好ましくは、１０‐３Ｐａ以下に調整することができる。この真空引きポンプとしては、ターボ分子ポンプを例示することができる。
【0152】
不活性ガス注入用バルブ１４３ｅは、不活性ガス供給源と接続されている（図示せず。
）。この不活性ガス注入用バルブ１４３ｅ及び不活性ガス供給源により、本加熱室１４３ｃ内に不活性ガスを１０‐５～１０４Ｐａの範囲で導入することができる。この不活性ガスとしては、Ａｒ等を選択することができる。
）。この不活性ガス注入用バルブ１４３ｅ及び不活性ガス供給源により、本加熱室１４３ｃ内に不活性ガスを１０‐５～１０４Ｐａの範囲で導入することができる。この不活性ガスとしては、Ａｒ等を選択することができる。
【0153】
不活性ガス注入用バルブ１４３ｅは、本体容器１４１内にドーパントガスを供給可能なドーパントガス供給手段である。すなわち、不活性ガスにドーパントガス（例として、Ｎ２等）を選択することにより、成長層１０のドーパント濃度を高めることができる。
【0154】
予備室１４３ａは、本加熱室１４３ｃと接続されており、移動手段１４３ｂにより高融点容器１４２を移動可能に構成されている。なお、本実施形態の予備室１４３ａは、本加熱室１４３ｃの加熱ヒータ１４３ｄの余熱により昇温可能なよう構成されている。例として、本加熱室１４３ｃを２０００℃まで昇温した場合には、予備室１４３ａは１０００℃程度まで昇温され、被処理物（被処理体１や本体容器１４１、高融点容器１４２等）の脱ガス処理を行うことができる。
【0155】
移動手段１４３ｂは、高融点容器１４２を載置して、本加熱室１４３ｃ及び予備室１４３ａ間を移動可能に構成されている。
【0156】
移動手段１４３ｂによる本加熱室１４３ｃと予備室１４３ａ間の搬送は、最短１分程で完了するため、１．０～１０００℃／ｍｉｎでの昇温・降温を実現することができる。これにより、急速昇温及び急速降温が行えるため、昇温中及び降温中の低温成長履歴を持たない表面形状を観察することが可能である。
また、図１２において、予備室１４３ａは本加熱室１４３ｃの下方に設置されているが、予備室１４３ａはこれに限られず何れの方向に設置されてもよい。
また、図１２において、予備室１４３ａは本加熱室１４３ｃの下方に設置されているが、予備室１４３ａはこれに限られず何れの方向に設置されてもよい。
【0157】
本実施形態に係る移動手段１４３ｂは、高融点容器１４２を載置する移動台である。この移動台と高融点容器１４２の接触部と、が熱の伝播経路となる。これにより、移動台と高融点容器１４２の接触部側が低温側となるよう高融点容器１４２内に温度勾配を形成することができる。
【0158】
本実施形態の加熱炉１４３では、高融点容器１４２の底部が移動台と接触しているため、高融点容器１４２の上容器１４２ｂから下容器１４２ａに向かって温度が下がるように温度勾配が設けられる。
【0159】
温度勾配の方向は、移動台と高融点容器１４２の接触部の位置を変更することで、任意の方向に設定することができる。例として、移動台に吊り下げ式等を採用して、接触部を高融点容器１４２の天井に設ける場合には、熱が上方向に逃げる。そのため、温度勾配は、高融点容器１４２の上容器１４２ｂから下容器１４２ａに向かって温度が上がるように温度勾配が設けられることとなる。なお、この温度勾配は、被処理体１及びＳｉＣ原料４の厚さ方向に沿って形成されていることが望ましい。また、上記のように、温度勾配は、加熱ヒータ１４３ｄの構成により形成されてもよい。
【0160】
本実施形態に係る加熱炉１４３内のＳｉ元素を含む気相種の蒸気圧環境は、高融点容器１４２及びＳｉ蒸気供給材料を用いて形成している。例として、本体容器１４１の周囲にＳｉ元素を含む気相種の蒸気圧の環境を形成可能な方法であれば、本発明の一実施形態において、採用することができる。
【0161】
高融点容器１４２は、好ましくは、本体容器１４１を構成する材料の融点と同等若しくはそれ以上の融点を有する、高融点材料を含んで構成されている。
【0162】
高融点容器１４２は、例として、汎用耐熱部材であるＣ、高融点金属であるＷ，Ｒｅ，Ｏｓ，Ｔａ，Ｍｏ、炭化物であるＴａ９Ｃ８，ＨｆＣ，ＴａＣ，ＮｂＣ，ＺｒＣ，Ｔａ２Ｃ，ＴｉＣ，ＷＣ，ＭｏＣ、窒化物であるＨｆＮ，ＴａＮ，ＢＮ，Ｔａ２Ｎ，ＺｒＮ，ＴｉＮ、ホウ化物であるＨｆＢ２，ＴａＢ２，ＺｒＢ２，ＮＢ２，ＴｉＢ２、ＳｉＣ多結晶等を例示することができる。
【0163】
図１２に示すように、高融点容器１４２は、本体容器１４１と同様に、互いに嵌合可能な上容器１４２ｂと、下容器１４２ａと、を備える嵌合容器であり、本体容器１４１を収容可能に構成されている。上容器１４２ｂと下容器１４２ａの嵌合部には、微小な間隙４３が形成されており、この間隙４３から高融点容器１４２内の排気（真空引き）が可能なよう構成されている。
【0164】
高融点容器１４２は、高融点容器１４２内にＳｉ元素を含む気相種の蒸気圧を供給可能なＳｉ蒸気供給材料を有している。
【0165】
Ｓｉ蒸気供給材料は、加熱処理時にＳｉ蒸気を高融点容器１４２内に発生させる構成であればよく、例として、固体のＳｉ（Ｓｉ片やＳｉ粉末等のＳｉペレット）やＳｉ化合物を例示することができる。
また、Ｓｉ蒸気供給材料は、例として、高融点容器１４２の内壁を被覆する薄膜である。
また、Ｓｉ蒸気供給材料は、例として、高融点容器１４２の内壁を被覆する薄膜である。
【0166】
高融点容器１４２がＴａＣ等の金属化合物である場合、Ｓｉ蒸気供給材料は、例として、高融点容器１４２を構成する金属原子及びＳｉ原子のシリサイド材料である。
【0167】
高融点容器１４２は、その内側にＳｉ蒸気供給材料を有することにより、本体容器１４１内Ｓｉ元素を含む気相種の蒸気圧環境を維持することができる。これは、本体容器１４１内のＳｉ元素を含む気相種の蒸気圧と、本体容器１４１外のＳｉ元素を含む気相種の蒸気圧と、がバランスされるため、と把握することができる。
【0168】
本明細書は、参考例１～３を交えて、本発明に係る作用効果を説明する。
《参考例１》
以下の条件で、ＳｉＣ単結晶基板Ｅ１０は本体容器１４１に収容され、本体容器１４１は高融点容器１４２に収容されている。
《参考例１》
以下の条件で、ＳｉＣ単結晶基板Ｅ１０は本体容器１４１に収容され、本体容器１４１は高融点容器１４２に収容されている。
【0169】
〈ＳｉＣ単結晶基板Ｅ１０〉
多型:４Ｈ‐ＳｉＣ
基板サイズ:横幅（１０ｍｍ）、縦幅（１０ｍｍ）、厚み（０．３ｍｍ）
オフ方向及びオフ角:＜１１‐２０＞方向４°オフ
成長面:（０００１）面
ＭＳＢの有無:無し
分離層又は歪層：無し
多型:４Ｈ‐ＳｉＣ
基板サイズ:横幅（１０ｍｍ）、縦幅（１０ｍｍ）、厚み（０．３ｍｍ）
オフ方向及びオフ角:＜１１‐２０＞方向４°オフ
成長面:（０００１）面
ＭＳＢの有無:無し
分離層又は歪層：無し
【0170】
材料:ＳｉＣ多結晶
容器サイズ:直径（６０ｍｍ）、高さ（４．０ｍｍ）
ＳｉＣ単結晶基板Ｅ１０とＳｉＣ材料との距離：２．０ｍｍ
容器内の原子数比Ｓｉ／Ｃ:１以下
容器サイズ:直径（６０ｍｍ）、高さ（４．０ｍｍ）
ＳｉＣ単結晶基板Ｅ１０とＳｉＣ材料との距離：２．０ｍｍ
容器内の原子数比Ｓｉ／Ｃ:１以下
【0171】
材料:ＴａＣ
容器サイズ:直径（１６０ｍｍ）、高さ（６０ｍｍ）
Ｓｉ蒸気供給材料（Ｓｉ化合物）:ＴａＳｉ２
容器サイズ:直径（１６０ｍｍ）、高さ（６０ｍｍ）
Ｓｉ蒸気供給材料（Ｓｉ化合物）:ＴａＳｉ２
【0172】
上記条件で設置したＳｉＣ単結晶基板Ｅ１０は、以下の条件で加熱処理されている。
加熱温度：１７００℃
加熱時間:３００ｍｉｎ
温度勾配:１．０℃／ｍｍ
成長速度:５．０ｎｍ／ｍｉｎ
本加熱室１４３ｃの真空度:１０‐５Ｐａ
加熱温度：１７００℃
加熱時間:３００ｍｉｎ
温度勾配:１．０℃／ｍｍ
成長速度:５．０ｎｍ／ｍｉｎ
本加熱室１４３ｃの真空度:１０‐５Ｐａ
【0173】
図１３は、成長層Ｅ１１において、ＢＰＤから他の欠陥・転位（ＴＥＤ等）に変換した変換率を求める手法の説明図である。
【0174】
図１３（ａ）は、加熱工程により成長層Ｅ１１を成長させた様子を示している。この加熱工程では、ＳｉＣ単結晶基板Ｅ１０に存在していたＢＰＤが、ある確率でＴＥＤに変換される。そのため、成長層Ｅ１１の表面には、１００％変換されない限り、ＴＥＤとＢＰＤが混在していることとなる。
【0175】
図１３（ｂ）は、ＫＯＨ溶解エッチング法を用いて成長層Ｅ１１中の欠陥を確認した様子を示している。このＫＯＨ溶解エッチング法は、約５００℃に加熱した溶解塩（ＫＯＨ等）にＳｉＣ単結晶基板Ｅ１０を浸し、転位や欠陥部分にエッチピットを形成し、そのエッチピットの大きさ・形状により転位の種類を判別する手法である。この手法により、成長層Ｅ１１表面に存在しているＢＰＤ数は評価される。
【0176】
図１３（ｃ）は、ＫＯＨ溶解エッチング後に成長層Ｅ１１を除去する様子を示している。本手法では、エッチピット深さまで機械研磨やＣＭＰ等により平坦化した後、熱エッチングにより成長層Ｅ１１を除去することで、ＳｉＣ単結晶基板Ｅ１０の表面は表出している。
【0177】
図１３（ｄ）は、成長層Ｅ１１を除去したＳｉＣ単結晶基板Ｅ１０に対し、ＫＯＨ溶解エッチング法を用いてＳｉＣ単結晶基板Ｅ１０中の欠陥を確認した様子を示している。この手法により、ＳｉＣ単結晶基板Ｅ１０表面に存在しているＢＰＤ数は評価される。
【0178】
図１３に示した一連の順序により、成長層Ｅ１１表面に存在するＢＰＤの数（図１３（ｂ）参照）と、ＳｉＣ単結晶基板Ｅ１０表面に存在するＢＰＤの数（図１３（ｄ））と、を比較することで、熱処理によりＢＰＤから他の欠陥・転位に変換したＢＰＤ変換率を得ることができる。
【0179】
参考例１の成長層Ｅ１１表面に存在するＢＰＤの数は約０／ｃｍ２であり、ＳｉＣ単結晶基板Ｅ１０表面に存在するＢＰＤの数は１０００／ｃｍ２であった。すなわち、表面にＭＳＢが存在しないＳｉＣ単結晶基板Ｅ１０を原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に設置し加熱することによりＢＰＤが低減・除去される、と把握することができる。
【0180】
参考例１では、本体容器１４１内の原子数比Ｓｉ／Ｃが１以下となるよう本体容器１４１内にＳｉＣ‐Ｃ平衡蒸気圧環境が形成されているため、成長工程Ｓ１においてもＢＰＤが低減・除去され得る、と把握することができる。
【0181】
《参考例２》
以下の条件で、ＳｉＣ単結晶基板Ｅ１０を本体容器１４１に収容し、さらに本体容器１４１を高融点容器１４２に収容した。
以下の条件で、ＳｉＣ単結晶基板Ｅ１０を本体容器１４１に収容し、さらに本体容器１４１を高融点容器１４２に収容した。
【0182】
〈ＳｉＣ単結晶基板Ｅ１０〉
多型:４Ｈ‐ＳｉＣ
基板サイズ:横幅（１０ｍｍ）、縦幅（１０ｍｍ）、厚み（０．３ｍｍ）
オフ方向及びオフ角:＜１１‐２０＞方向４°オフ
成長面:（０００１）面
ＭＳＢの有無:有り
多型:４Ｈ‐ＳｉＣ
基板サイズ:横幅（１０ｍｍ）、縦幅（１０ｍｍ）、厚み（０．３ｍｍ）
オフ方向及びオフ角:＜１１‐２０＞方向４°オフ
成長面:（０００１）面
ＭＳＢの有無:有り
【0183】
材料:ＳｉＣ多結晶
容器サイズ:直径（６０ｍｍ）、高さ（４．０ｍｍ）
ＳｉＣ単結晶基板Ｅ１０とＳｉＣ材料との距離：２．０ｍｍ
Ｓｉ蒸気供給源:Ｓｉ片
容器内の原子数比Ｓｉ／Ｃ:１を超える
容器サイズ:直径（６０ｍｍ）、高さ（４．０ｍｍ）
ＳｉＣ単結晶基板Ｅ１０とＳｉＣ材料との距離：２．０ｍｍ
Ｓｉ蒸気供給源:Ｓｉ片
容器内の原子数比Ｓｉ／Ｃ:１を超える
【0184】
本体容器１４１内に、ＳｉＣ単結晶基板と共にＳｉ片を収容することで、容器内の原子数比Ｓｉ／Ｃが１を超える。
【0185】
材料:ＴａＣ
容器サイズ:直径１６０ｍｍ×高さ６０ｍｍ
Ｓｉ蒸気供給材料（Ｓｉ化合物）:ＴａＳｉ２
容器サイズ:直径１６０ｍｍ×高さ６０ｍｍ
Ｓｉ蒸気供給材料（Ｓｉ化合物）:ＴａＳｉ２
【0186】
上記条件で設置したＳｉＣ単結晶基板Ｅ１０は、以下の条件で加熱処理されている。
加熱温度：１８００℃
加熱時間:６０ｍｉｎ
温度勾配:１．０℃／ｍｍ
成長速度:６８ｎｍ／ｍｉｎ
本加熱室１４３ｃの真空度:１０‐５Ｐａ
加熱温度：１８００℃
加熱時間:６０ｍｉｎ
温度勾配:１．０℃／ｍｍ
成長速度:６８ｎｍ／ｍｉｎ
本加熱室１４３ｃの真空度:１０‐５Ｐａ
【0187】
図１４は、成長層Ｅ１１の成長前のＳｉＣ単結晶基板Ｅ１０表面のＳＥＭ像である。図１４（ａ）は倍率×１０００で観察したＳＥＭ像であり、図１４（ｂ）は倍率×１０００００で観察したＳＥＭ像である。この成長層Ｅ１１の成長前のＳｉＣ単結晶基板Ｅ１０表面には、ＭＳＢが形成されており、高さ３．０ｎｍ以上のステップが、平均４２ｎｍのテラス幅で配列していることが把握することができる。なお、ステップ高さは、ＡＦＭにより測定した。
【0188】
図１５は、成長層Ｅ１１の成長後のＳｉＣ単結晶基板Ｅ１０表面のＳＥＭ像である。図１５（ａ）は倍率×１０００で観察したＳＥＭ像であり、図１５（ｂ）は倍率×１０００００で観察したＳＥＭ像である。
参考例２の成長層Ｅ１１表面には、ＭＳＢは形成されておらず、１．０ｎｍ（フルユニットセル）のステップが、１４ｎｍのテラス幅で規則正しく配列していることが把握することができる。なお、ステップ高さは、ＡＦＭにより測定した。
参考例２の成長層Ｅ１１表面には、ＭＳＢは形成されておらず、１．０ｎｍ（フルユニットセル）のステップが、１４ｎｍのテラス幅で規則正しく配列していることが把握することができる。なお、ステップ高さは、ＡＦＭにより測定した。
【0189】
そのため、表面にＭＳＢが存在するＳｉＣ単結晶基板Ｅ１０を原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に設置し加熱することによりＭＳＢが分解された成長層Ｅ１１が形成される、と把握することができる。
【0190】
参考例２では、本体容器１４１内の原子数比Ｓｉ／Ｃが１を超えるようＳｉ蒸気供給源が設置されているため、本体容器１４１内に、ＳｉＣ‐Ｓｉ平衡蒸気圧環境が形成されている。よって成長工程Ｓ１においてもＳｉＣ単結晶基板表面上のＭＳＢは分解され得る、と把握することができる。
【0191】
《参考例３》
図１６は、本発明に係るＳｉＣ単結晶基板の製造方法にて成長させた加熱温度と成長速度の関係を示すグラフである。このグラフの横軸は温度の逆数であり、このグラフの縦軸は成長速度を対数表示している。ＳｉＣ単結晶基板Ｅ１０を原子数比Ｓｉ／Ｃが１を超える空間（本体容器１４１内）に設置して、ＳｉＣ単結晶基板Ｅ１０に成長層Ｅ１１を成長させた結果を〇印で示す。また、ＳｉＣ単結晶基板Ｅ１０を原子数比Ｓｉ／Ｃが１以下である空間（本体容器１４１内）に設置して、ＳｉＣ単結晶基板Ｅ１０に成長層Ｅ１１を成長させた結果を×印で示している。
図１６は、本発明に係るＳｉＣ単結晶基板の製造方法にて成長させた加熱温度と成長速度の関係を示すグラフである。このグラフの横軸は温度の逆数であり、このグラフの縦軸は成長速度を対数表示している。ＳｉＣ単結晶基板Ｅ１０を原子数比Ｓｉ／Ｃが１を超える空間（本体容器１４１内）に設置して、ＳｉＣ単結晶基板Ｅ１０に成長層Ｅ１１を成長させた結果を〇印で示す。また、ＳｉＣ単結晶基板Ｅ１０を原子数比Ｓｉ／Ｃが１以下である空間（本体容器１４１内）に設置して、ＳｉＣ単結晶基板Ｅ１０に成長層Ｅ１１を成長させた結果を×印で示している。
【0192】
また、図１６のグラフは、ＳｉＣ‐Ｓｉ平衡蒸気圧環境におけるＳｉＣ基板成長の熱力学計算の結果を破線（アレニウスプロット）で示し、ＳｉＣ‐Ｃ平衡蒸気圧環境におけるＳｉＣ基板成長の熱力学計算の結果を二点鎖線（アレニウスプロット）で示している。
【0193】
本手法においては、ＳｉＣ原料とＳｉＣ基板間の蒸気圧環境が、ＳｉＣ‐Ｃ平衡蒸気圧環境又はＳｉＣ‐Ｃ平衡蒸気圧環境となる条件下で、化学ポテンシャル差や温度勾配を成長駆動力として、ＳｉＣ単結晶基板Ｅ１０を成長させている。この化学ポテンシャル差は、ＳｉＣ多結晶とＳｉＣ単結晶の表面で発生する気相種の分圧差を例示することができる。
【0194】
ここで、ＳｉＣ原料（輸送元）とＳｉＣ基板（輸送先）から発生する蒸気の分圧差を成長量とした場合、ＳｉＣ成長速度は以下の数１で求められる。
【0195】
【数1】
【0196】
ここで、ＴはＳｉＣ原料側の温度、ｍｉは気相種（ＳｉxＣｙ）の分子量、ｋはボルツマン定数である。また、Ｐ輸送元ｉ‐Ｐ輸送先ｉは、原料ガスが過飽和な状態となって、ＳｉＣとして析出した成長量であり、原料ガスとしてはＳｉＣ，Ｓｉ２Ｃ，ＳｉＣ２が想定される。
【0197】
よって、破線は、ＳｉＣ（固体）とＳｉ（液相）とが気相を介して相平衡状態となっているときの蒸気圧環境において、ＳｉＣ多結晶を原料としてＳｉＣ単結晶を成長させた際の熱力学計算の結果である。当該結果は、具体的には、数１を用いて以下の条件（ｉ）～（ｉｖ）で熱力学計算されて得られたものである。
（ｉ）体積一定のＳｉＣ‐Ｓｉ平衡蒸気圧環境であること
（ｉｉ）成長駆動力は、本体容器１４１内の温度勾配と、ＳｉＣ多結晶とＳｉＣ単結晶の蒸気圧差（化学ポテンシャル差）であること
（ｉｉｉ）原料ガスは、ＳｉＣ，Ｓｉ２Ｃ，ＳｉＣ２である
（ｉｖ）原料がＳｉＣ単結晶基板Ｅ１０のステップに吸着する吸着係数は０．００１である
（ｉ）体積一定のＳｉＣ‐Ｓｉ平衡蒸気圧環境であること
（ｉｉ）成長駆動力は、本体容器１４１内の温度勾配と、ＳｉＣ多結晶とＳｉＣ単結晶の蒸気圧差（化学ポテンシャル差）であること
（ｉｉｉ）原料ガスは、ＳｉＣ，Ｓｉ２Ｃ，ＳｉＣ２である
（ｉｖ）原料がＳｉＣ単結晶基板Ｅ１０のステップに吸着する吸着係数は０．００１である
【0198】
また、二点鎖線は、ＳｉＣ（固相）とＣ（固相）とが気相を介して相平衡状態となっているときの蒸気圧環境において、ＳｉＣ多結晶を原料としてＳｉＣ単結晶を成長させた際の熱力学計算の結果である。当該結果は、具体的には、数１を用いて以下の条件（ｉ）～（ｉｖ）で熱力学計算されて得られたものである。
（ｉ）体積一定のＳｉＣ‐Ｃ平衡蒸気圧環境である
（ｉｉ）成長駆動力は、本体容器１４１内の温度勾配と、ＳｉＣ多結晶とＳｉＣ単結晶の蒸気圧差（化学ポテンシャル差）である
（ｉｉｉ）原料ガスはＳｉＣ，Ｓｉ２Ｃ，ＳｉＣ２である
（ｉｖ）原料がＳｉＣ単結晶基板Ｅ１０のステップに吸着する吸着係数は０．００１である
なお、熱力学計算に用いた各化学種のデータはＪＡＮＡＦ熱化学表の値を採用した。
（ｉ）体積一定のＳｉＣ‐Ｃ平衡蒸気圧環境である
（ｉｉ）成長駆動力は、本体容器１４１内の温度勾配と、ＳｉＣ多結晶とＳｉＣ単結晶の蒸気圧差（化学ポテンシャル差）である
（ｉｉｉ）原料ガスはＳｉＣ，Ｓｉ２Ｃ，ＳｉＣ２である
（ｉｖ）原料がＳｉＣ単結晶基板Ｅ１０のステップに吸着する吸着係数は０．００１である
なお、熱力学計算に用いた各化学種のデータはＪＡＮＡＦ熱化学表の値を採用した。
【0199】
この図１６のグラフによれば、ＳｉＣ単結晶基板Ｅ１０を原子数比Ｓｉ／Ｃが１を超える空間（本体容器１４１内）に設置して、ＳｉＣ単結晶基板Ｅ１０に成長層Ｅ１１を成長させた結果（〇印）は、ＳｉＣ‐Ｓｉ平衡蒸気圧環境におけるＳｉＣ成長の熱力学計算の結果と傾向が一致している、と把握することができる。また、ＳｉＣ単結晶基板Ｅ１０を原子数比Ｓｉ／Ｃが１以下である空間（本体容器１４１内）に設置して、ＳｉＣ単結晶基板Ｅ１０に成長層Ｅ１１を成長させた結果（×印）は、ＳｉＣ‐Ｃ平衡蒸気圧環境におけるＳｉＣ成長の熱力学計算の結果と傾向が一致している、と把握することができる。
【0200】
ＳｉＣ‐Ｓｉ平衡蒸気圧環境下においては、１９６０℃の加熱温度で１．０μｍ／ｍｉｎ以上の成長速度を達成する、と把握することができる。また、２０００℃以上の加熱温度で２．０μｍ／ｍｉｎ以上の成長速度を達成する、と把握することができる。一方、ＳｉＣ‐Ｃ平衡蒸気圧環境下においては、２０００℃の加熱温度で１．０μｍ／ｍｉｎ以上の成長速度を達成する、と把握することができる。また、２０３０℃以上の加熱温度で２．０μｍ／ｍｉｎ以上の成長速度を達成する、と把握することができる。
【0201】
本発明によれば、成長工程Ｓ１、デバイス形成工程Ｓ２及び分離工程Ｓ３の組み合わせを、高品質なＳｉＣ半導体装置提供することができる。
【符号の説明】
【0202】
１ ：被処理体
１ａ ：裏面
４ ：ＳｉＣ原料
４ａ ：主面
１０ ：成長層
１１ ：原基板
１２ ：成長層１０に形成されたＳｉＣ半導体装置
２３ ：絶縁膜
４３ ：間隙
１０１ａ ：ステップ
１０１ｂ ：テラス
１０２ａ ：ステップ
１０２ｂ ：テラス
１０３ａ ：ステップ
１０３ｂ ：テラス
１１１ ：基板
１４１ ：本体容器
１４１ａ ：設置具
１４１ｂ ：下容器
１４１ｃ ：上容器
１４２ ：高融点容器
１４２ａ ：下容器
１４２ｂ ：上容器
１４３ ：加熱炉
１４３ａ ：予備室
１４３ｂ ：移動手段
１４３ｃ ：本加熱室
１４３ｄ ：加熱ヒータ
１４３ｅ ：不活性ガス注入用バルブ
１４３ｆ ：真空形成用バルブ
１４３ｇ ：真空計
２１１ ：回路パターン
２２０ ：ドリフト領域
２２１ ：ウェル領域
２２２ ：コンタクト領域
２２６ ：低濃度領域
２３０ ：絶縁膜
２４０ ：ゲート電極
２４１ ：ソース電極
２４２ ：ドレイン電極
２４４ ：アノード電極
２４５ ：カソード電極
３００ ：分離層
３０１ ：結晶転位
３０２ ：損傷領域
３１１ ：光源
３１２ ：集光手段
Ｅ１０ ：ＳｉＣ単結晶基板
Ｅ１１ ：成長層
Ｓ１ ：成長工程
Ｓ１１ ：エピタキシャル成長工程
Ｓ１２ ：バンチング分解工程
Ｓ２ ：デバイス形成工程
Ｓ２１ ：パターニング工程
Ｓ２２ ：ドーピング工程
Ｓ２３ ：絶縁膜形成工程
Ｓ２４ ：電極形成工程
Ｓ３ ：分離工程
Ｓ３１ ：分離層形成工程
Ｓ３２ ：剥離工程
Ｓ４ ：エッチング工程
Ｗ１ ：テラス長
Ｗ２ ：テラス長
Ｗ３ ：テラス長
１ａ ：裏面
４ ：ＳｉＣ原料
４ａ ：主面
１０ ：成長層
１１ ：原基板
１２ ：成長層１０に形成されたＳｉＣ半導体装置
２３ ：絶縁膜
４３ ：間隙
１０１ａ ：ステップ
１０１ｂ ：テラス
１０２ａ ：ステップ
１０２ｂ ：テラス
１０３ａ ：ステップ
１０３ｂ ：テラス
１１１ ：基板
１４１ ：本体容器
１４１ａ ：設置具
１４１ｂ ：下容器
１４１ｃ ：上容器
１４２ ：高融点容器
１４２ａ ：下容器
１４２ｂ ：上容器
１４３ ：加熱炉
１４３ａ ：予備室
１４３ｂ ：移動手段
１４３ｃ ：本加熱室
１４３ｄ ：加熱ヒータ
１４３ｅ ：不活性ガス注入用バルブ
１４３ｆ ：真空形成用バルブ
１４３ｇ ：真空計
２１１ ：回路パターン
２２０ ：ドリフト領域
２２１ ：ウェル領域
２２２ ：コンタクト領域
２２６ ：低濃度領域
２３０ ：絶縁膜
２４０ ：ゲート電極
２４１ ：ソース電極
２４２ ：ドレイン電極
２４４ ：アノード電極
２４５ ：カソード電極
３００ ：分離層
３０１ ：結晶転位
３０２ ：損傷領域
３１１ ：光源
３１２ ：集光手段
Ｅ１０ ：ＳｉＣ単結晶基板
Ｅ１１ ：成長層
Ｓ１ ：成長工程
Ｓ１１ ：エピタキシャル成長工程
Ｓ１２ ：バンチング分解工程
Ｓ２ ：デバイス形成工程
Ｓ２１ ：パターニング工程
Ｓ２２ ：ドーピング工程
Ｓ２３ ：絶縁膜形成工程
Ｓ２４ ：電極形成工程
Ｓ３ ：分離工程
Ｓ３１ ：分離層形成工程
Ｓ３２ ：剥離工程
Ｓ４ ：エッチング工程
Ｗ１ ：テラス長
Ｗ２ ：テラス長
Ｗ３ ：テラス長
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】