平成19(行ケ)10041審決取消請求事件

判決言渡 平成１９年１０月１１日
平成１９年（行ケ）第１００４１号 審決取消請求事件
口頭弁論終結日 平成１９年１０月４日
判 決
原 告 テキサス インスツルメンツ
インコーポレイテッド
訴訟代理人弁理士 浅 村 皓
同 浅 村 肇
同 岩 井 秀 生
同 鹿 野 直 子
同 林 鉐 三
同 清 水 邦 明
同 岩 見 晶 啓
被 告 特 許 庁 長 官
肥 塚 雅 博
指 定 代 理 人 井 原 純
同 河 合 章
同 橋 本 武
同 山 本 章 裕
同 内 山 進
主 文
１ 原告の請求を棄却する。
２ 訴訟費用は原告の負担とする。
３ この判決に対する上告及び上告受理申立てのための付加期間を３０日
と定める。
事 実 及 び 理 由
第１ 請求
特許庁が不服２００３−１１９２２号事件について平成１８年９月２６日に
した審決を取り消す。
第２ 事案の概要
本件は，原告が名称を「半導体デバイス分離構造」とする後記発明につき特
許出願をしたところ，拒絶査定を受けたので，これを不服として審判請求をし
たが，特許庁から請求不成立の審決を受けたので，その取消しを求めた事案で
ある。
争点は，特開平３−２６８４４５号公報（発明の名称「半導体集積回路用半
導体基板の製法 」，出願人 日本電信電話株式会社，公開日 平成３年１１月２
９日）との関係における進歩性の有無である。
第３ 当事者の主張
１ 請求の原因
(1) 特許庁における手続の経緯
原告は，平成５年９月２２日（優先権主張 １９９２年〔平成４年〕９月
２３日，米国），発明の名称を「半導体デバイス分離構造」とする発明につ
いて，特許出願（特願平５−２３６７０９号。請求項の数１。以下「本願」
という。甲１）をしたが，平成１５年３月２４日に拒絶査定を受けたので，
平成１５年６月２６日付けで不服の審判請求をした。
特許庁は，同請求を不服２００３−１１９２２号事件として審理し，その
中で原告は，特許請求の範囲の記載の変更を内容として，平成１５年７月２
８日付け（第１次補正。請求項の数２。甲１２）及び平成１６年８月１３日
付け（第２次補正。請求項の数２。甲２。以下「本件補正」という 。）をし
たが，特許庁は，平成１８年９月２６日，「本件審判の請求は，成り立たな
い」との審決をし，その謄本は平成１８年１０月６日原告に送達された。
(2) 発明の内容
本件補正（第２次補正）後の特許請求の範囲は，前記のとおり請求項１及
び２から成るが，そのうち請求項１に記載された発明（以下「本願発明１」
という。
）は，次のとおりである。
「 請求項１】 第１と第２の能動領域を互いに電気的に分離する目的で，
【
前記第１と第２の能動領域の間の半導体層中に形成される分離構造であっ
て，前記半導体層が外側表面を有し，前記分離構造が：
前記外側表面上に形成されたＬＯＣＯＳ構造であって，前記第１の能動領
域に横方向に隣接して形成された第１のバーズビーク構造と，前記第２の能
動領域に横方向に隣接して形成された第２のバーズビーク構造とを含むＬＯ
ＣＯＳ構造，および
第１トレンチに配置される第１トレンチプラグと第２トレンチに配置され
る第２トレンチプラグであって，前記第１トレンチと前記第２トレンチが前
記第１と第２のバーズビーク構造間の前記ＬＯＣＯＳ構造を貫通して前記半
導体層中に形成され，前記第１トレンチと前記第２トレンチが前記第１と第
２のトレンチプラグと前記半導体層との界面を定義する側壁をそれぞれ有し
ている前記第１トレンチプラグと前記第２トレンチプラグ，
を有する分離構造。
」
(3) 審決の内容
ア 審決の詳細は，別添審決写しのとおりである。
その要点は，本願発明１は，下記刊行物に記載された発明及び従来周知
の技術に基づいて，当業者が容易に発明をすることができたから，特許法
２９条２項により特許を受けることができない，というものであった。
記
特開平３−２６８４４５号公報（発明の名称「半導体集積回路用半導体基
板の製法」，出願人 日本電信電話株式会社，公開日 平成３年１１月２９
日。以下「刊行物」といい，同記載の発明を「刊行物発明」という。甲５）
イ なお，審決が認定した刊行物発明，本願発明１と対比した一致点と相違
点は，次のとおりである。
＜刊行物発明＞
「半導体基板１の主面１ａの領域を覆い且つ両側部２１ａ及び２１ｂが
バーズビーク状であって，熱酸化法によって局部的に形成されたＳｉ酸化
物でなる膜２１と，
前記Ｓｉ酸化物でなる膜２１に形成された窓２６と，
前記窓２６をマスクとする反応性イオンエッチング処理によって前記半
導体基板１中に形成され，互に分離している半導体素子形成領域８及び９
を画成している溝１０と，
前記窓２６及び前記溝１０に埋め込まれている埋込材部１２′及び膜１
３とを有する半導体基板。
」
＜一致点＞
「第１と第２の能動領域を互いに電気的に分離する目的で，前記第１と
第２の能動領域の間の半導体層中に形成される分離構造であって，前記半
導体層が外側表面を有し，前記分離構造が：
前記外側表面上に形成されたＬＯＣＯＳ構造であって，前記第１の能動
領域に横方向に隣接して形成された第１のバーズビーク構造と，前記第２
の能動領域に横方向に隣接して形成された第２のバーズビーク構造とを含
むＬＯＣＯＳ構造，および
トレンチに配置されるトレンチプラグであって，前記トレンチが前記第
１と第２のバーズビーク構造間の前記ＬＯＣＯＳ構造を貫通して前記半導
体層中に形成され，前記トレンチが前記トレンチプラグと前記半導体層と
の界面を定義する側壁を有している前記トレンチプラグ，
を有する分離構造。
」
＜相違点＞
本願発明１は ，「第１トレンチに配置される第１トレンチプラグと第２
トレンチに配置される第２トレンチプラグであって，前記第１トレンチと
前記第２トレンチが前記第１と第２のバーズビーク構造間の前記ＬＯＣＯ
Ｓ構造を貫通して前記半導体層中に形成され，前記第１トレンチと前記第
２トレンチが前記第１と第２のトレンチプラグと前記半導体層との界面を
定義する側壁をそれぞれ有している前記第１トレンチプラグと前記第２ト
レンチプラグ，を有する」のに対し，刊行物発明は ，「前記Ｓｉ酸化物で
なる膜２１に形成された窓２６と，前記窓２６をマスクとする反応性イオ
ンエッチング処理によって前記半導体基板１中に形成され，互に分離して
いる半導体素子形成領域８及び９を画成している溝１０と，前記窓２６及
び前記溝１０を埋めている埋込材部１２′とを有する」点。
(4) 審決の取消事由
しかしながら，審決の認定判断には，以下に述べるとおり誤りがあるから，
違法として取り消されるべきである。
ア 取消事由１（一致点の認定の誤り）
(ｱ) 審決は，「…刊行物発明の『半導体素子形成領域８及び９』は，それ
ぞれ，本願発明１の『第１と第２の能動領域』に相当する 。（４頁１７
」
行∼１９行）と認定するところ，本願発明１における「能動領域」とは，
本願明細書（甲１）の図１中に記されているとおり，図番「２４」とし
て示されている領域である。
そして，本願発明１における「…能動領域に横方向に隣接して形成さ
れた…バーズビーク構造」とは，本願明細書（甲１）に，【００１９】
「
…バーズビーク領域２６ｂとチャネルストップ打ち込み領域６０は，ｎ+
領域５２をトレンチ３４の側壁から分離する 。（７頁１１行∼１３行）
」
と記載されているとおり，「ｎ+領域５２」と「トレンチ３４の側壁」と
の間に存在することにより当該両部材を分離する構造の一部をなすバー
ズビーク構造のことを指し，バーズビーク構造が能動領域中に侵入する
ことにより，そのバーズビーク領域が能動領域中にまで拡張し，この拡
張したバーズビーク領域を基軸として，バーズビーク構造が能動領域の
横方向に隣接して形成されていることを規定したものである。
(ｲ) これに対し，刊行物発明における「半導体素子形成領域８及び９」と
は，別紙参考図１（刊行物〔甲５〕の第１図Ｋとほぼ同じもの）の「半
導体素子形成領域ａ」の部分である。すなわち，刊行物（甲５）には，
「…溝１０の相対向する内面に沿って下方にバーズレッグ状に延長して
いる部１３ｃ及び１３ｄが，溝１０の相対向する内面から半導体素子形
成領域８及び９側に応力を与えながら形成される。このため，半導体素
子形成領域８及び９が，溝１０の近傍において，応力を比較的大きな値
で受けているものとして画成して得られ，従って，半導体素子形成領域
８及び９が，溝１０の近傍に欠陥を無視し得ない量有するものとして画
成して得られる，という欠点を有していた。（３頁左下欄４行∼１４行）
」
と記載されており，第２図Ｊを参照すると，バーズレッグ状に延長して
いる部１３ｃ及び１３ｄは溝１０の側壁に沿って形成されているから，
これにより応力を受け欠陥を有することになる半導体素子形成領域８及
び９は，溝１０に接していることがわかる。また，刊行物（甲５）には，
「このため，溝１０によって画成されている半導体素子形成領域８及び
９が，応力を，溝１０の近傍においても，ほとんど受けていないか，受
けているとしても第２図で上述した従来の半導体集積回路用半導体基板
の製法の場合に比し格段的に小さな値でしか受けていないものとして画
成して得られ，従って溝１０によって画成されている半導体素子形成領
域８及び９が，欠陥を，溝１０の近傍においてもほとんど有していない
か，有しているとしても第２図で上述した従来の半導体集積回路用半導
体基板の製法の場合に比し格段的に無視し得る量しか有しないものとし
て画成して得られる 。（７頁左下欄下２行∼右下欄１１行）と記載され
」
ており，半導体素子形成領域８及び９が溝１０の側壁に接していること
を前提にして，刊行物発明の作用効果が説明されていることがわかる。
ちなみに，刊行物には，半導体素子形成領域８及び９を溝１０の側壁か
ら分離するような他の実施例の記載やそれを示唆する記載は一切ない。
(ｳ) そうすると，刊行物発明においては， …『Ｓｉ酸化物でなる膜２１』
「
の『バーズビーク状』の『両側部２１ａ及び２１ｂ』は，それぞれ『半
導体基板１に形成され，互に分離している半導体素子形成領域８及び９』
に隣接している…」（審決４頁１２行∼１５行）とはいえないから，「刊
行物発明の『Ｓｉ酸化物でなる膜２１』の『バーズビーク状』の『両端
部２１ａ及び２１ｂ』は，それぞれ，本願発明１の『第１のバーズビー
ク構造』及び『第２のバーズビーク構造』に相当 」（４頁１５行∼１７
行）し，本願発明１と刊行物発明は，「前記第１の能動領域に横方向に
隣接して形成された第１のバーズビーク構造と，前記第２の能動領域に
横方向に隣接して形成された第２のバーズビーク構造」（５頁８行∼１
０行）を有する点で一致する旨の審決の認定は誤りである。
(ｴ) また，本願発明１においては，バーズビーク構造に隣接するドレイン
領域５２等が形成される能動領域２４は，トレンチ側壁に接していない
という特徴を有しているところ，審決の「刊行物発明の『半導体素子形
成領域８及び９』は，それぞれ，本願発明１の『第１と第２の能動領域』
に相当する。（４頁１７行∼１９行）との認定を前提にすれば，刊行物
」
発明における半導体素子形成領域８及び９は，溝１０に接していないこ
とが必要となる。ところが，刊行物発明においては，上記のとおり半導
体素子形成領域８及び９が溝１０の側壁に接しているのであるから， …
「
刊行物発明において ，『窓２６』及び『溝１０』の側壁が，『埋込部材１
２ ’』及び『膜１３』と『半導体基板１』との界面になっていることは
明らかであるから，刊行物発明は，本願発明１の『トレンチが 』『トレ
ンチプラグと前記半導体層との界面を定義する側壁を』『有している』
ことに相当する構成を備えていることも明らかである。 （審決４頁２７
」
行∼３１行）ということはできず，本願発明１と刊行物発明は ，「前記
トレンチが前記トレンチプラグと前記半導体層との界面を定義する側壁
を有している前記トレンチプラグ」（審決５頁１４行∼１５行）を有す
る点で一致する旨の審決の認定は誤りである。
(ｵ) ところで，本願発明１が属する技術分野における一般的な目的は， ０
「【
００２】…半導体デバイスを互いに接近して配置でき，しかも隣接する
半導体デバイス間を電気的に分離するための構造と方法 」（本願明細書
〔甲１〕１頁下１行∼２頁２行）を達成することにあり，過去において
は，分離方法として，局部的シリコン酸化技術（ＬＯＣＯＳ法）とトレ
ンチ分離方法が採られていた。しかし，ＬＯＣＯＳ法による分離方法で
は，デバイスがより接近してくるにつれて，ＬＯＣＯＳ構造の下側の隣
接デバイス間を流れる寄生電流（ パンチスルー”電流）の存在という
“
問題点があり，また，トレンチ分離についても，隣接するデバイス間の
パンチスルー電流を効果的に解消することはできるが，半導体デバイス
に近接してトレンチを配置した場合に，トレンチの側壁の表面に沿った
漏れ電流により，分離しようとしているデバイスの特性を劣化させる可
能性があるという問題があった。以上の技術課題にかんがみ，本願発明
１は，ＬＯＣＯＳ構造の分離能力とトレンチ構造の分離能力とを組み合
わせることによって，従来の分離方式に付随する問題を本質的に解消又
は低減する分離構造を開示するものである。
そして，従来，当業者においては，ＬＯＣＯＳ構造を採用する場合，
「バーズビーク」により素子形成領域が小さくなることや，酸化膜の薄
膜化が問題点として認識されており，ＬＯＣＯＳ法において形状を最適
化するためには，バーズビークの発生を抑えなければならず，ＬＯＣＯ
Ｓの形成条件とバーズビークの関係の把握が必要であるとされていたの
である。
そうすると，当該「バーズビーク構造」及び「半導体層との界面を定
義する側壁を有しているトレンチプラグ」の各構成に基づく当該効果は，
単に同質的効果の量的増大に止まることなく，さらに異質的効果に転換
させるほどに顕著な効果を奏し，したがって当該構成の採択には困難性
が認められ，容易になし得る構成とはいえない。すなわち，本願発明１
は，その「バーズビーク構造」を「分離構造」の一部を成す構成として
積極的に採択し，もってＬＯＣＯＳ法における最大の問題点であった バ
「
ーズビーク」を積極的に利用することにより，従来の分離方式に付随す
る問題を本質的に解釈もしくは低減する分離構造を実現し得たからであ
る。
したがって，審決の上記一致点の認定の誤りは，審決の結論に影響を
及ぼすべき事由になるというべきである。
(ｶ) なお，審決は，本願発明１と刊行物発明は ，「前記第１と第２の能動
領域の間の半導体層中に形成される分離構造」である点で一致するとし
て，トレンチが半導体素子形成領域８及び９の間の半導体基板１（本願
発明１の「半導体層」に相当）中に形成されている旨認定するが，同認
定は争う。刊行物発明の分離構造は，半導体素子形成領域８及び９の中
に形成されている。
(ｷ) 被告は，本願発明１の「能動領域」は，請求項１の記載自体からはそ
の範囲は明確でないと主張するが，「能動領域」という用語はそれ自体
明確である。一例を挙げれば，特許技術用語委員会編「特許技術用語集
−第３版−」 日刊工業新聞社２００６年８月３１日第３版１刷発行〔甲
（
１３〕）には「能動」という用語の意味として「自ら活動すること」が
記載され，さらに自ら活動する「能動素子」としてトランジスタが例示
されている。したがって，「能動領域」が「能動素子であるトランジス
タの領域」すなわち「能動素子であるトランジスタの構造であるソース
やドレイン等が配置される領域」であることは文言上明確である。また，
請求項 1 には「前記第 1 の能動領域に横方向に隣接して形成されたバー
ズビーク構造」と記載されており「能動領域」の位置も文言上明確であ
る。また，被告は，本願発明１の「能動領域」の範囲について，三次元
的な不明確性がある旨主張するが，本願明細書（甲１）の「 ００１９】
【
…能動領域２４中に，チャネル構造，図１ｇに示されるドレイン領域５
２のようなドレイン構造，およびソース構造等の能動デバイスが作製で
きる。（６頁下１行∼７頁２行）との記載は上記用語の意味に対応した
」
記載になっており，発明の詳細な説明の記載を参酌しても，能動領域で
あるソースやドレイン等の基板表面からの深さについてトランジスタの
設計事項として様々な深さを採用できることは別として，被告が主張す
るような三次元的な不明確性はない。さらに，バーズビーク構造を利用
して能動領域をトレンチ側壁から分離することにより，トレンチ側壁に
沿った漏れ電流を抑制してデバイスの特性劣化を防止するという本願発
明１の技術思想からしても，能動領域は電流のオン・オフにより自ら作
動する能動素子としてのソースやドレイン等が配置されるトランジスタ
の領域であることは明らかであり，本願発明１の能動領域は，請求項１
の記載自体からはその範囲は明確でないとする被告の主張は，能動領域
の技術的意義を看過するものであって，失当である。
(ｸ) 被告は，刊行物発明の「半導体素子形成領域」は，Ｓｉ酸化物でなる
膜２３の側部２１ａ又は２１ｂから，溝１０とは反対側にある半導体基
板１の領域であって，Ｓｉ酸化物２１の側部２１ａ又は２１ｂからもう
一方のＳｉ酸化物２１の側部２１ａ又は２１ｂまでの半導体基板の一領
域であると主張するが，誤りである。刊行物（甲５）には ，「半導体基
板１を互に分離している半導体素子形成領域８及び９に画成させている
後述する溝１０」（５頁右上欄１行∼３行 ） 「溝１０によって互に分離
，
画成されている半導体素子形成領域 8 及び 9」（６頁右下欄７行∼９行）
と記載されている。ここで，「画成」という用語は，特許技術用語委員
会編「特許技術用語集−第３版−」（日刊工業新聞社平成１８年〔２０
０６年〕８月３１日第３版１刷発行。甲１３）に記載されているように
「境界を定めて作ること」を意味する。そうすると，溝１０が半導体素
子形成領域８及び９の「境界を定めて」いること，すなわち，半導体素
子形成領域８及び９が溝１０に接しており，「半導体素子形成領域」が
別紙参考図１の「ａ」であることは，刊行物の記載上明らかというべき
である。
また，被告は，刊行物（甲５）の「膜２１及び１３でなる膜２３を，
それ自身及び半導体基板１の主面１ａ上における半導体素子形成領域８
及び９との間に急激な段差を生ぜしめることなしに形成することができ
る」 ７頁右上欄８行∼１１行）等の記載を基に， 半導体素子形成領域」
（ 「
は，少なくとも膜２１及び１３でなる膜２３が存在しない半導体基板１
ａを含むと主張する。しかし，かかる主張は，「半導体素子形成領域」
はＳｉ酸化物でなる膜２３の側部２１ａ又は２１ｂから，溝１０とは反
対側にある半導体基板１の領域であるとの被告の主張の根拠にはならな
い。なぜならば，「半導体素子形成領域」は，少なくとも膜２１及び１
３でなる膜２３が存在しない半導体基板１ａを含むものであっても，そ
のような「半導体素子形成領域」は，被告の主張する領域だけでなく，
「膜２３の側部２１ａ又は２１ｂから離れた，溝１０とは反対側にある，
半導体基板１の主面１ａを含んだ半導体基板１の領域」であってもよい
し，「溝１０に接した領域から半導体基板１の主面１ａまですべてを含
む半導体基板１の領域」であってもよいからである。
さらに，被告は，刊行物の第１図ＥないしＨに記載された半導体素子
形成領域８及び９の引き出された直線（引出線）の位置を指摘して， 半
「
導体素子形成領域」はＳｉ酸化物でなる膜２３の側部２１ａ又は２１ｂ
から，溝１０とは反対側にある半導体基板１の領域である」と主張する。
しかし，かかる引出線の指し示す位置は膜２３の側部２１ａ又は２１ｂ
の直下に到達していないのであるから，なぜ被告が主張するように「半
導体素子形成領域」がＳｉ酸化物でなる膜２３の側部２１ａ又は２１ｂ
まで到達するのか，さらに，なぜ溝１０までは到達しないのか，その主
張とのつながりは不明確である。したがって，刊行物発明明細書の被告
が引用する箇所に着目したとしても ，「半導体素子形成領域 8，9」の配
置に関して複数の見解が成り立ち得るのであり，刊行物の第１図Ｅない
しＨも，半導体素子形成領域が被告の主張領域であることの根拠にはな
らない。
以上のほか，被告は，特開平４−２８２４６号公報（発明の名称「半
導体装置およびその製造方法 」，出願人 三菱電機株式会社，公開日 平
成４年１月３０日。乙１。以下「乙１公報」という 。）を引用して ，「素
子形成領域」は，素子分離領域の端部から他の隣接する素子分離領域の
端部までの半導体基板の一領を意味することは技術常識であると主張す
る。しかし，かかる主張も「半導体素子形成領域」に関する被告の主張
の根拠にはならない。なぜならば，刊行物（甲５）の「 産業上の利用
【
分野】本発明は，溝によって互に分離されている半導体素子形成領域を
形成している半導体集積回路用半導体基板の製法に関する 。（１頁右欄
」
１１行∼１４行）及び「…溝１０によって互に分離されている半導体素
子形成領域８及び９を形成している構成 」（６頁左下欄９行∼１０行）
との記載から明らかなように，刊行物の技術はトレンチ分離の技術であ
る。トレンチ分離の技術における素子分離領域とは溝のことであるから，
乙１公報に関する被告の主張に従えば，トレンチ分離の技術において 半
「
導体素子形成領域」は素子分離領域である溝の端部まで存在することに
なる。かかるトレンチ分離の技術における「半導体素子形成領域」の位
置は従来技術にも示されている。すなわち，中山武雄・森田茂・各務正
一「素子分離技術の現状と課題 」（株式会社プレスジャーナル発行，月
刊 Semiconductor World １９９１年〔平成３年〕３月号１１６頁〔甲１
４〕。以下「甲１４文献」という。）の図６のように，従来のトレンチ分
離の技術において，別紙参考図３の「Ａ」で示すトランジスタのソース
又はドレインは，同「Ｂ」で示す素子分離用溝の側壁に接しているので
ある。以上のように，乙１公報に関する被告の主張および従来技術に従
えば，トレンチ分離の技術である刊行物発明においても素子形成領域８
及び９は溝１０に接することになり，「半導体素子形成領域」は別紙参
考図１の「ａ」となるはずである。なお，刊行物発明は素子分離用トレ
ンチの上部にその両端がバーズビーク状である膜２３を有するが，かか
る膜２３の目的は断線の防止である。したがって，刊行物発明における
膜２３の存在によっても，刊行物発明のトレンチ分離における「素子形
成領域」が，被告主張のように「Ｓｉ酸化物でなる膜２３の側部２１ａ
又は２１ｂから，溝１０とは反対側にある半導体基板１の領域である」
と認定する積極的理由はない。
以上のように，刊行物の記載，乙１公報の記載及び従来技術から，刊
行物発明の「半導体素子形成領域」が別紙参考図１の「ａ」であること
は明らかであって，被告の主張は失当である。
(ｹ) 被告は，原告の主張が刊行物の応力についての記載のみを根拠とする
ものであるとして非難するが，かかる被告の主張こそ失当である。
「半導体素子形成領域８及び９」が別紙参考図１の「ａ」であるとの
主張は，上述したとおり，刊行物で用いられている「画成」という文言
の意味，刊行物発明の技術的課題及びその解決手段，さらにはトレンチ
分離においてトランジスタの形成される領域はトレンチの側壁に接して
いるという従来技術（例えば上記甲１４）に基づくものであり，刊行物
の応力についての記載のみを根拠とするものではない。
また，被告は特開昭６１−１３９０４３号公報（発明の名称「半導体
集積回路装置の製造方法」，出願人 株式会社日立製作所，公開日 昭和
６１年６月２６日。乙２。以下「乙２公報」という）の記載を引用して，
半導体基板において生じた半導体基板の酸化による体積膨張による， 応
「
力」の影響は，酸化された領域の極近傍のみではなく，細溝の幅より，
幅広の素子間分離用絶縁膜の端部に近接したＭＩＳＦＥＴ Ｑｐ，Ｑｎ）
（
等の半導体素子のｐｎ接合部に及ぶことは技術常識であると主張する
が，失当である。乙２公報の「素子分離用絶縁膜を形成する熱酸化工程
で，埋込部材の絶縁膜を通して半導体基板主面部及び多結晶シリコン膜
に酸素が導入されるので，埋込部材及び細溝部の半導体基板主面部が酸
化され体積膨張を生じる。このため，細溝近傍における半導体基板内部
に応力を生じ，結晶欠陥を発生し，これによって，ｐｎ接合部が破壊さ
れるからである。（２頁右上欄８行∼１５行）との記載によれば，乙２
」
公報に記載された発明は，細溝近傍における半導体基板内部の応力と，
それによって生じる細溝近傍における結晶欠陥を問題視しているのであ
る。したがって，被告の上記主張には，全く根拠がない。このことは乙
２公報記載の発明の技術内容からも理解できる。すなわち，乙２公報の
「細溝２上部の素子間分離用絶縁膜９は，埋込部材４，５で形成される
ので，その形成工程中に熱酸化工程の酸素が埋込部材となる絶縁膜３に
殆ど達しない又は前記結晶欠陥が生じない程度に達するようにすること
ができる。すなわち，素子間分離用絶縁膜９の熱酸化工程において，絶
縁膜３を通して細溝２の内部の半導体基板１主面部，ウエル領域７主面
部及び埋込部材４が殆ど酸化されることがないので，前記応力による結
晶欠陥を生じることがなく，ｐｎ接合分の破壊を低減することができ
る。（３頁右下欄１６行∼４頁左上欄６行）及び第８図によれば，上記
」
記載の「細溝２の内部の半導体基板１主面部」とは別紙参考図２の「ａ」
であり， 細溝２の内部のウエル領域７主面部」
「 とは別紙参考図２の ｂ」
「
であり，「細溝２の内部の埋込部材４」とは別紙参考図２の「ｃ」であ
って，乙２公報記載の発明は，従来技術と異なりそれらの部分が殆ど酸
化されることがないので，それらの部分に応力による結晶欠陥を生じる
ことがなく，別紙参考図２の「ｄ」のｐｎ接合部の破壊を低減すること
ができるのである。したがって，乙２公報において，結晶欠陥を介した
応力の影響が及ぶｐｎ接合部とは，結晶欠陥が存在する細溝近傍のｐｎ
接合部，すなわち別紙参考図２の「ｄ」のｐｎ接合部であることは明ら
かであって，細溝から遠く離れた別紙参考図２の「ｅ」のｐｎ接合部で
はない。なお，従来の溝による分離技術において，応力により発生する
結晶欠陥という問題は溝の側壁近傍に生じることが知られている。例え
ば，久礼得男・青木茂「半導体プロセス・デバイス計測技術 第５回
ＴＥＭ/ＳＥＭによる形状，欠陥観察」 株式会社プレスジャーナル発行，
（
月刊 Semiconductor World １９８８年１０月号〔甲１５〕）の「溝形状の
表面に形成したＳｉＯ ２ などの薄膜の局所的な膜厚変動も，立体デバイ
スでは注意すべき点である。…これは，酸化温度が低い時により大きな
応力が発生し，ＳｉＯ２ の成長を抑制するためと考えられる。角に応力
が集中する様子はシミュレーションで，図７のように求められている。」
（２００頁）との記載及び図７「溝酸化時の応力シミュレーション」 ２
（
０１頁）から明らかなように，溝の内壁の酸化による応力は，別紙参考
図４の「Ａ」で示す溝の角近傍の側壁に集中することが知られている。
また，前掲甲１４文献の図６の⑧の「埋め込み材料のストレスから生じ
る結晶欠陥の制御」との記載から明らかなように，応力による結晶欠陥
は，別紙参考図３の「Ｃ」で指し示すように溝の側壁近傍に生じること
が知られているのである。このように ，「応力」の影響は，幅広の素子
間分離用絶縁膜の端部に近接したＭＩＳＦＥＴ（Ｑｐ，Ｑｎ）等の半導
体素子のｐｎ接合部に及ぶとする被告の主張は，乙２公報の記載及びそ
の発明の技術内容，さらには従来の溝による分離技術にも反しており，
誤りである。むしろ，乙２公報の記載及び従来技術からすると，半導体
基板において生じた，半導体基板の酸化による体積膨張による応力の影
響は，応力により生成される溝の側壁近傍の結晶欠陥の存在を介して溝
の側壁近傍のｐｎ接合部に及ぶのである。
したがって，刊行物発明（甲５）において「溝１０によって画成され
ている半導体素子形成領域８及び９が，応力を，溝１０の近傍において
も，ほとんど受けていないか，受けているとしても第２図で上述した従
来の半導体集積回路用半導体基板の製法の場合に比し格段的に小さな値
でしか受けていないものとして画成して得られ，従って溝１０によって
画成されている半導体素子形成領域８及び９が，欠陥を，溝１０の近傍
においてもほとんど有していないか，有しているとしても第２図で上述
した従来の半導体集積回路用半導体基板の製法の場合に比し格段的に無
視し得る量しか有しないものとして画成して得られる。 （７頁左下欄１
」
９行∼右下欄１１行）と記載されている半導体素子形成領域８及び９は，
溝１０の側壁に隣接して存在しており，別紙参考図１の「ａ」であるこ
とは，乙２公報及び従来技術からも明らかである。
(ｺ) なお，被告は「侵入」との用語は，請求項１には記載がされていない
から，原告の主張は請求項の記載に基づくものではないと主張する。し
かし，本願発明１の「横方向に隣接」について，被告自身，本願発明１
の「能動領域」には，パターン加工された厚い酸化物層１８と窒化物層
１６下には，侵入したバーズビーク構造の分だけ狭い幅を有する領域が
包含されていることになるとして，当該バーズビーク構造ないし領域が
その「能動領域」内に侵入した状態で存在していることを認めているの
である。したがって ，「侵入」に関する被告の上記主張は，「能動領域」
に関する被告の主張と矛盾するものであり失当である。
また，「侵入」という文言は，発明の詳細な説明【００１４】におい
てもバーズビーク構造を説明するために用いているものであり，請求項
１中の「バーズビーク構造」が「能動領域に横方向に隣接」との要件の
技術的意義を明らかにするための説明である。したがって ，「侵入」と
いう発明の詳細な説明に記載された用語を用いて請求項１の要件の技術
的意義を主張することを失当であるとする被告の上記主張は，「願書に
添付した明細書の記載及び図面を考慮して，特許請求の範囲に記載され
た用語の意義を解釈するものとする。」と規定する特許法７０条２項の
趣旨に反するものである。
同様に，被告は，「ｎ+領域」なる用語も請求項１の記載に基づくもの
ではないと主張するが，これも「能動領域」の技術的意義を明らかにす
るための説明であって，これを失当とする被告の主張もまた，特許法７
０条２項の趣旨に反するものである。
イ 取消事由２（相違点についての判断の誤り）
審決は，素子形成領域を電気的に分離する素子分離技術において，ＬＯ
ＣＯＳ酸化膜と複数の素子分離用溝とを併用する技術は，特開平３−２３
４０４２号公報（発明の名称「半導体装置及びその製造方法 」，出願人 株
式会社東芝，公開日 平成３年１０月１８日。甲６。以下「周知技術例１」
という 。，特開平３−１０１２４９号公報（発明の名称「半導体装置の製
）
造方法」，出願人 松下電子工業株式会社，公開日 平成３年４月２６日。
甲７。以下「周知技術例２」という。）及び特開昭６３−９９４８号公報
（発明の名称「半導体装置」，出願人 日本電気株式会社，公開日 昭和６
３年１月１６日。甲８。以下「周知技術例３」という。）に記載されてい
るように，当業者に従来周知の技術にすぎないと判断するが，このような
判断は，以下に述べるとおり，周知技術例１に記載された素子分離用溝と
素子の能動領域との関係を看過し，また，主たる引用例である刊行物発明
に対する相違点についての判断中で示された操作が周知技術例２及び周知
技術例３の技術によりなんら示唆されていない点を看過して，本願発明１
を「当業者が適宜なし得たことである 」（審決６頁１６行∼１７行）と判
断したものであり，誤りである。
(ｱ) 周知技術例１について
ａ 周知技術例１は，素子分離用溝の上部及び底部コーナーから生ずる
転位欠陥の素子に対する影響を低減する技術であるから ，「溝構造」
を２つ形成する場合にも，素子の「能動領域」が素子分離用溝に接す
ることを前提としている。
ｂ ところで，周知技術例１（甲６）では，当該技術の属する従来技術
として，「…具体的には，第６図に示すように，酸化時の熱応力集中
により，溝の上部コーナー７及び底部コーナー８から転位欠陥９が発
生する。これらの転位欠陥９は，シリコン基板に形成されるトランジ
スタのコレクタ―コレクタ間のリーク電流を増加させ，又Ｉｃ（コレ
クタ電流）−ｈ FE（エミッタ接地電流増幅率）特性等のトランジスタ
特性を劣化させる。即ち，転位欠陥９が，ある密度で存在すると，そ
の欠陥を中心として再結合電流が増加し，素子特性や素子間分離特性
を劣化させるので，半導体集積回路にとって致命的である。（２頁右
」
上欄１３行∼左下欄４行）と記載されているとおり，素子の能動領域
が溝の上部コーナー及び底部コーナーの転位欠陥に影響を受ける位
置，すなわち溝に接して配置されている。
また，周知技術例１（甲６）では，｢そこで，本発明は，素子分離
溝の上部コーナー及び底部コーナーから発生する転位欠陥を抑制する
ことにより，素子特性及び素子分離特性を実質的に劣化させることの
ない半導体装置及びその製造方法を提供することを目的とする。｣（２
頁左下欄１２行∼１６行）と記載されているとおり，素子の能動領域
に関して同様の配置をとる。
このような技術では，周知技術例１（甲６）に記載されているとお
り，「酸化時の熱応力集中により，溝の上部コーナー７及び底部コー
ナー８から転位欠陥９が発生 」（２頁右上欄１４行∼１５行）し，「ト
ランジスタ特性を劣化させる」（２頁右上欄１９行∼２０行）という
問題が生じる。周知技術例１（甲６）は，このような問題を，素子の
「能動領域」が素子分離用溝に接することを前提としながら「一の素
子領域を取り囲む溝と他の素子領域を取り囲む溝との間隔を，少なく
とも３μ m 設け」
（２頁左下欄下１行∼右下欄２行）
，さらに「溝内に
は，厚さが９０００Åを越えないような酸化膜が形成される 」（２頁
右下欄６行∼７行）ことにより解決している。
ｃ 一方，刊行物発明は，その明細書に開示されている第２図の従来技
術における利点を維持しつつ，その従来技術における欠点の克服をそ
の技術課題としている。
すなわち，刊行物（甲５）には，従来技術の利点として，「…長さ
方向と直交する断面でみた両側部１３ａ及び１３ｂがバーズビーク状
であるように，容易に形成することができるので，膜１３を，半導体
基板１の主面１ａ上における半導体素子形成領域８及び９を形成して
いる領域の上面と膜１３との間に急激な段差を生ぜしめることなしに
形成することができる。従って，第２図に示す従来の半導体集積回路
用半導体基板の製法によれば，半導体集積回路用半導体基板を，その
半導体素子形成領域８及び９にそれぞれ形成しているまたは形成する
半導体素子を結線させるために膜１３上に延長させる配線層に断線を
生ぜしめるおそれのないものとして，容易に製造することができる。」
（３頁右上欄２行∼１５行）と記載され，他方，従来技術の欠点とし
て，【 発明が解決しようとする課題】しかしながら，第２図で上述し
「
た従来の半導体集積回路用半導体基板の製法の場合，半導体基板１の
溝１０によって画成されている半導体素子形成領域８及び９間に溝１
０を橋架して延長している膜１３を，上述したように長さ方向と直交
する断面でみた両側部をバーズビーク状に形成することができるが，
その膜１３の形成時，その膜１３から，溝１０の相対向する内面に沿
って下方にバーズレッグ状に延長している部１３ｃ及び１３ｄが，溝
１０の相対向する内面から半導体素子形成領域８及び９側に応力を与
えながら形成される。このため，半導体素子形成領域８及び９が，溝
１０の近傍において，応力を比較的大きな値で受けているものとして
画成して得られ，従って，半導体素子形成領域８及び９が，溝１０の
近傍に欠陥を無視し得ない量有するものとして画成して得られる，と
いう欠点を有していた。（３頁右上欄１６行∼左下欄１４行）と記載
」
されている。
ｄ 以上のように，刊行物発明は，周知技術例１に記載された技術と同
様の問題を有している。前記ア(ｲ)において述べたとおり，刊行物発
明における「半導体素子形成領域８及び９」は別紙参考図１の「半導
体素子形成領域ａ」の部分であるというべきであり，そうすると，刊
行物発明は周知技術例１と同様，半導体素子形成領域が溝に接するこ
とを前提としながら，バーズレッグの発生を防止することにより，応
力による欠陥の問題を解決するものである（本願発明１は，バーズビ
ークを利用することにより能動領域をトレンチから分離するという構
成をとるから，溝近傍の応力に伴う欠陥によるトランジスタ特性の劣
化という問題は生じない。。
）
したがって，刊行物発明及び周知技術例１は，バーズビークを利用
することにより能動領域をトレンチから分離するという本願発明１の
課題解決手段を開示はおろか示唆すらしていないから，当業者が刊行
物発明及び周知技術例１に基づいて本願発明１を容易に想到し得たと
の判断は誤りである。
(ｲ) 周知技術例２及び３について
ａ 審決は，主たる引用例である刊行物発明に対して，周知技術例２，３
に記載された技術を周知技術として「刊行物発明において，…素子分離
用の溝構造を『両側部２１ａ及び２１ｂがバーズビーク状であって，熱
酸化法によって局部的に形成されたＳｉ酸化物でなる膜２１』に２つ形
成すること」（６頁１２行∼１６行）という操作を行い得るとして，本
願発明１の容易想到性を肯定する。
ｂ しかし，周知技術例２に記載された技術は，周知技術例２（甲７）の
第１図（ｆ）及び「本発明の目的は，正確かつ確実に，分離用溝が厚い
熱酸化膜の端に形成される… 」（２頁左下欄１２行∼１３行）との記載
から明らかなように，バーズビークが残らないようにＬＯＣＯＳ酸化膜
の両端にトレンチを形成することをその特徴とするものである。また，
周知技術例２に記載された技術は，「…前記ＬＯＣＯＳ法では，容易に
大面積を平坦な構造で分離できるが，分離端に酸化領域の拡大，いわゆ
るバーズビークが発生するため分離寸法の正確な制御が困難である 。」
（１頁右欄１１行∼１４行）という課題に対し ，「…ＬＯＣＯＳ部の厚
い熱酸化膜５の端に溝分離構造が自己整合的に形成された素子分離構造
が得られる。（３頁右上欄９行∼１１行）という効果を得るものであり，
」
バーズビークを残さないようにＬＯＣＯＳ酸化膜の両端にトレンチを形
成することをその要旨とする。
そうすると，審決の説示する上記操作はこれに反することになるので
あって，むしろ，当業者であれば，周知技術例２に記載された技術に基
づき，ＬＯＣＯＳ酸化膜の両端のバーズビークによる分離寸法の正確な
制御の困難性という不利益の発生を防止するために，上記操作とは異な
る操作，すなわち，バーズビークを残さないよう，素子分離用の溝構造
を，「熱酸化法によって局部的に形成されたＳｉ酸化物でなる膜２１の
両側部２１ａ及び２１ｂに 2 つ形成すること」を行うはずである。
したがって，主たる引用例である刊行物発明に対する相違点について
の判断中で示された操作を，周知技術例２に記載された技術は示唆しな
いものであり，これを当業者が適宜なし得たことであるとする審決の判
断は失当である。
ｃ また，周知技術例３（甲８）に記載された技術は，周知技術例３の第
２図及び「…本実施例の絶縁構造では，絶縁ゲート電界効果型トランジ
スタが，トレンチ構造１の内部のＢＰＳＧ３に接する… 」（２頁左下欄
１４行∼１６行）との記載から明らかなように，フィールド酸化膜の両
端に，半導体デバイスに近接してＢＰＳＧを充填したトレンチを形成す
ることをその特徴とする。また，周知技術例３に記載された技術は， …
「
絶縁ゲート電界効果型トランジスタが，トレンチ構造１の内部のＢＰＳ
Ｇ３に接する…」 ２頁左下欄１５行∼１６行）という構成によって， …
（ 「
ゲート酸化膜５に電離放射線が入射した際に生じる電荷が，ＢＰＳＧ３
に捕獲される。そのため…絶縁ゲート電界効果型トランジスタの耐放射
線性が向上する。（２頁左下欄１６行∼右下欄１行）という効果を達成
」
することをその要旨とするものである。そうすると，審決の説示した上
記操作はこれにも反することになる。
したがって，主たる引用例である刊行物発明に対する相違点について
の判断中で示された操作を，周知技術例２に記載された技術は示唆しな
いものであり，これを当業者が適宜なし得たことであるとする審決の判
断は失当である。
ｄ ちなみに，本願発明１は，前記ア(ｵ)に述べたとおり，半導体デバイ
スに近接してトレンチを配置することはデバイスそれ自体の内に漏れ電
流を引き起こすという課題に対して，バーズビーク領域２６ｂによりｎ+
領域５２をトレンチ３４の側壁から分離することにより，トレンチ構造
に近接して形成されたデバイスの劣化を回避するという効果を有する。
ところが，周知技術例２に記載された技術は，前述のようにＬＯＣＯＳ
酸化膜の端，すなわちバーズビークが生じる位置にトレンチを形成する
ことをその要旨とし，また，周知技術例３に記載された技術は，前述の
ように半導体デバイスをトレンチに接するように形成することを特徴と
する。
そうすると，周知技術例２及び３に記載された技術は，バーズビーク
を残して利用することにより能動領域をトレンチから分離するという本
願発明１の課題の解決手段に反するものであり，他の技術に適用するこ
とにより当業者が本願発明１を容易に想到できたと考えるのは困難であ
る。
(ｳ) 被告は，発明の目的である断線の防止を考慮するためにバーズビークの
両端を残しつつ，必要とする素子分離性能に応じて，２つの素子分離用溝
を形成することは当業者が適宜なし得たものであると主張するが，かかる
主張はバーズビークを残すことに何の不利益も無い場合にのみ成り立つ論
理である。従来周知の技術では，周知技術例２（甲７）に「バーズビーク
が発生するため分離寸法の正確な制御が困難である 」（１頁右欄１３行∼
１４行）として，バーズビークが寸法制御の困難性を発生させる不利益を
伴うことが知られている。また，乙 1 公報においても，「従来のＬＯＣＯ
Ｓ法により形成されるフィールド酸化膜７はその両端部にいわゆるバーズ
ビークと呼ばれる領域が形成されることが問題となった。すなわち，第６
図において，バーズビーク領域１が形成されると素子分離領域Ｌ １ の幅が
大きくなり素子形成領域Ｌ ２ の面積を縮小し，素子構造の微細化を阻害す
る。 （３頁右上欄１４行∼２０行）と記載されているとおり，バーズビー
」
クが微細化を阻害する不利益が記載されている。したがって，かかるバー
ズビークの不利益を熟知した通常の当業者であれば，必要とする素子分離
性能に応じて２つの素子分離用溝を形成する場合には，周知技術例２ 甲 7）
（
及び周知技術例３（甲８）にあるように，バーズビークを残さぬようＬＯ
ＣＯＳ酸化膜の両端に当たる位置に素子分離用溝を作成するのである。
一方，刊行物発明は，確かに被告の主張するとおり，断線の防止を考慮
するためにバーズビークの両端を残すことをその特徴とする。しかし，刊
行物発明において上記のバーズビークを残すことによる不利益は何ら解消
されていない。そうすると，刊行物発明において素子分離性能を向上した
いと当業者が考えた場合，当業者はバーズビークを残すことによる断線の
防止という利益と，バーズビークを残すことによる素子分離寸法の制御困
難性及び微細化の阻害という不利益の対立に陥るのである。したがって，
通常の当業者にとって，被告の主張するように，２つの素子分離用溝を形
成する動機が存在したとしても，バーズビークの不利益を熟知した通常の
当業者が，刊行物発明において当該発明の目的である断線の防止を考慮す
るためにバーズビークの両端を残しつつ，必要とする素子分離性能に応じ
て，２つの素子分離用溝を形成すると結論付けることはできないのである。
このように，バーズビークはＬＯＣＯＳ法における最大の問題点であり，
当業者がＬＯＣＯＳ酸化膜と複数の素子分離用溝を用いる場合には，バー
ズビークを除去するような構成とすることは，被告が引用した文献にも多
く記載されている。一方，本願発明１は，複数の素子分離用溝を用いる場
合に，そのバーズビーク構造を素子分離構造の一部として積極的に採択し，
もってＬＯＣＯＳ法における最大の問題点であったバーズビークを積極的
に利用することにより，従来の分離方式に付随する問題を本質的に解決も
しくは低減する素子分離構造を実現したものである。したがって，当該構
成の採択には困難性が認められ，当業者が到底容易になし得る構成とはい
えない。
以上のように，従来周知の技術におけるバーズビークの技術的意義，す
なわちバーズビークの不利益をも考慮すれば，本願発明１の容易想到性に
関する上記被告主張は失当である
２ 請求原因に対する認否
請求原因(1)ないし(3)の各事実はいずれも認めるが，同(4)は争う。
３ 被告の反論
審決の認定判断は正当であり，原告主張の取消事由はいずれも理由がない。
(1) 取消事由１に対し
ア 刊行物発明の「半導体素子形成領域」につき
(ｱ) 原告は，刊行物発明の「半導体素子形成領域」は，別紙参考図１の「半
導体素子形成領域ａ」の部分であると主張するが，刊行物発明の「半導
体素子形成領域」は，Ｓｉ酸化物でなる膜２３の側部２１ａ又は２１ｂ
から，溝１０とは反対側にある半導体基板１の領域であって，Ｓｉ酸化
物２１の側部２１ａ又は２１ｂからもう一方のＳｉ酸化物２１の側部２
１ａ又は２１ｂまでの半導体基板の一領域であると解すべきである。
すなわち，刊行物（甲５）には，第１図ＡないしＫとともに，以下の
記載がある。
「…その半導体基板１の主面１ａに，半導体基板１を互に分離してい
る半導体素子形成領域８及び９に画成させている後述する溝１０が形成
される領域において，その領域を覆い且つ長さ方向の直交する断面でみ
た両側部２１ａ及び２１ｂがバーズビーク状である比較的厚い厚さを有
するＳｉ酸化物でなる膜２１を，それ自体は公知の熱酸化法によって，
局部的に形成する（第１図Ｂ）」
。（５頁右上欄１行∼９行）
「…本発明による半導体集積回路用半導体基板の製法によって製造さ
れる半導体集積回路用半導体基板は，第２図で上述した従来の半導体集
積回路用半導体基板の製法によって製造される半導体集積回路用半導体
基板の場合と同様に，溝１０によって互に分離されている半導体素子形
成領域８及び９を形成している構成を有し，… 」（６頁左下欄４行∼１
１行）
「…この場合，膜２１を形成する工程（第１図Ｂ）において，その膜
２１を，長さ方向と直交する断面でみた両側部がバーズビーク状である
ように容易に形成することができ，また，膜１３を形成する工程（第１
図 J）において，その膜１３を，上面が膜２１の上面とほぼ同じ高さ位
置になるように形成することができ，従って，膜２１及び１３でなる膜
２３を，それ自身及び半導体基板１の主面１ａ上における半導体素子形
成領域８及び９との間に急激な段差を生ぜしめることなしに形成するこ
とができる。…半導体集積回路用半導体基板を，その半導体素子形成領
域８及び９にそれぞれ形成しているまたは形成する半導体素子を結線さ
せるために配線層に断線を生ぜしめるおそれのないものとして，容易に
製造することができる。（７頁右上欄１行∼下１行）
」
また，第１図ＥないしＨには，半導体素子形成領域８及び９は，Ｓｉ
酸化物でなる膜２１の両側部２１ａ又は２１ｂから，溝１０の反対側で
あって，両側部２１ａ又は２１ｂから離れた部分の半導体基板１から引
き出された直線（引出線）により示されている。
さらに，刊行物の記載の上記摘示事項のうち ，「膜２１及び１３でな
る膜２３を，それ自身及び半導体基板１の主面１ａ上における半導体素
子形成領域８及び９との間に急激な段差を生ぜしめることなしに形成す
ることができる。…半導体集積回路用半導体基板を，その半導体素子形
成領域８及び９にそれぞれ形成しているまたは形成する半導体素子を結
線させるために配線層に断線を生ぜしめるおそれのないものとして，容
易に製造することができる 。（７頁右上欄８行∼下１行）の記載から，
」
「半導体素子形成領域」は，少なくとも膜２１及び１３でなる膜２３が
存在しない半導体基板１の主面１ａを含むことは明らかである。また，
刊行物には，「窓２６」「溝１０」「埋込部材１２’
， ， 」及び「膜１３」か
らなる素子分離用の溝構造が形成されることは明らかである。
そして，例えば，乙１公報に，第１，６図とともに，「…第６図を参
照して，ｐ型シリコン基板１表面にはＭＯＳトランジスタ２が形成され
た素子形成領域Ｌ２と，フィールド酸化膜７が形成された素子分離領域
Ｌ１とが形成されている。（２頁左下欄４行∼７行 ）「素子分離領域に
」 ，
は膜厚の大きいフィールド酸化膜７が形成されている。フィールド酸化
膜７はいわゆるＬＯＣＯＳ（Local Oxidation of Silicon）法によって
形成される。…」（２頁左下欄下３行∼右下欄１行 ） 「…従来のＬＯＣ
，
ＯＳ法により形成されるフィールド酸化膜７はその両端部にいわゆるバ
ーズビークと呼ばれる領域が形成されることが問題となった。すなわち，
第６図において，バーズビーク領域ℓが形成されると素子分離領域Ｌ １
の幅が大きくなり素子形成領域Ｌ ２ の面積を縮小し，素子構造の微細化
を阻害する。 （３頁右上欄下７行∼下１行）と記載されるように，
」 「素
子形成領域」は，素子分離領域の端部から他の隣接する素子分離領域の
端部までの半導体基板の一領域を意味することは技術常識である。
したがって，上述した刊行物の記載及び技術常識を考慮すると，刊行
物発明の「半導体素子形成領域」は，Ｓｉ酸化物でなる膜２３の側部２
１ａ又は２１ｂから，溝１０とは反対側にある半導体基板１の領域であ
って，Ｓｉ酸化物２１の側部２１ａ又は２１ｂからもう一方のＳｉ酸化
物２１の側部２１ａ又は２１ｂまでの半導体基板の一領域を意味すると
いえるのである。
(ｲ) また原告の前記主張は，応力に関する刊行物の記載を根拠とするもの
である。しかし，乙２公報には ，「ラッチアップを防止するためには，
ｐチャネルＭＩＳＦＥＴとｎチャネルＭＩＳＦＥＴとを隔離し，寄生バ
イポーラトランジスタの電流増幅率を小さくする必要がある。しかしな
がら，素子分離領域の専有面積を増大し，半導体集積回路装置の集積度
の妨げになる。そこで，ラッチアップの防止と集積度の向上を図ること
のできる素子分離技術が提案されている…この素子分離技術は，絶縁膜
と多結晶シリコン膜とからなる埋込部材が埋込まれた細溝（トレンチ）
と，その上部に設けられた素子分離用絶縁膜とで素子分離構造を構成し
たものである。… 」（２頁左上欄５行∼右上欄１行 ） 「しかしながら，
，
かかる技術における検討の結果，本発明者は，以下に述べる原因により，
半導体集積回路装置の電気的信頼性を低下するという問題点を見出し
た。素子分離用絶縁膜を形成する熱酸化工程で，埋込部材の絶縁膜を通
して半導体基板主面部及び多結晶シリコン膜に酸素が導入されるので，
埋込部材及び細溝部の半導体基板主面部が酸化され体積膨張を生じる。
このため，細溝近傍における半導体基板内部に応力を生じ，結晶欠陥を
発生し，これによって，ｐｎ接合部が破壊されるからである。（２頁右
」
上欄５行∼１５行）との記載があり，また，第８図には，素子間分離用
絶縁膜９より幅の狭い細溝２は，ＭＩＳＦＥＴ（Ｑｐ，Ｑｎ）から，細
溝２の端から素子分離用絶縁膜９の端部までの距離だけ離れていること
が記載されている。
このように，半導体基板において生じた半導体基板の酸化による体積
膨張による「応力」の影響は，酸化された領域のごく近傍のみではなく，
細溝の幅より幅広の素子間分離用絶縁膜の端部に近接したＭＩＳＦＥＴ
（Ｑｐ，Ｑｎ）等の半導体素子のｐｎ接合部にも及ぶことは技術常識で
ある。
したがって，刊行物の記載を根拠に，応力が発生した領域のごく近傍
のみ応力が及ぶとする原告の主張は誤りである。
イ 刊行物発明の「半導体素子形成領域」と本願発明１の「能動領域」の関
係につき
本願発明１の「能動領域」は，パターン加工された厚い酸化物層１８と
窒化物層１６の開口で定義される領域２０と２２との間の領域であること
は明らかである。
そして，本願明細書（甲１）には ，【００１４】図１ｃを参照すると，
「
シリコンの局部的酸化プロセス（ＬＯＣＯＳ）を用いてＬＯＣＯＳ構造２
６と２８がそれぞれ図１ｃに示されるように領域２０と２２内に形成され
る。ＬＯＣＯＳ構造２６と２８の形成によって，２６ａ，２６ｂ，２８ａ，
および２８ｂで示すようにバーズビーク構造が生じ，それらは領域２０と
２２の外側エリア上の窒化物層１６の下側へ侵入する。バーズビーク構造
２６ａ，２６ｂ，２８ａ，および２８ｂは図１ｃに示すように領域２０と
２２の周囲を取り囲む窒化物層１６と厚い酸化物層１６の外向きの湾曲を
引き起こす。（４頁１４行∼２１行）と記載されており，シリコンの局部
」
的酸化プロセス（ＬＯＣＯＳ）を用いてＬＯＣＯＳ構造を形成する際に，
バーズビーク構造が窒化物層の下側に侵入することが示されている。そう
すると，本願発明１の「能動領域」には，パターン加工された厚い酸化物
層１８と窒化物層１６下には，侵入したバーズビーク構造の分だけ狭い幅
を有する領域が包含されていることになる。
一方，前記アで述べたとおり，刊行物発明の「半導体素子形成領域」は，
Ｓｉ酸化物でなる膜２３の側部２１ａ又は２１ｂから，溝１０とは反対側
にある半導体基板１の領域であって，Ｓｉ酸化物２１の側部２１ａ又は２
１ｂからもう一方のＳｉ酸化物２１の側部２１ａ又は２１ｂまでの半導体
基板の一領域であり，側部（端部）はバーズビーク状のものであるから，
バーズビーク状の側部（端部）間で定義される幅を有する領域となること
は明らかである。
そうすると，刊行物発明の「半導体素子形成領域」は，本願発明１の「能
動領域」に相当する。
ウ 「横方向に隣接」につき
原告は，刊行物発明においては， …『Ｓｉ酸化物でなる膜２１』の『バ
「
ーズビーク状』の『両側部２１ａ及び２１ｂ』は，それぞれ『半導体基板
１に形成され，互に分離している半導体素子形成領域８及び９』に隣接し
ている…」
（審決４頁１２行∼１５行）とはいえないと主張する。
しかし，上述したとおり，刊行物発明の「半導体素子形成領域」は，Ｓ
ｉ酸化物でなる膜２３の側部２１ａ又は２１ｂから，溝１０とは反対側に
ある半導体基板１の領域であって，Ｓｉ酸化物２１の側部２１ａ又は２１
ｂからもう一方のＳｉ酸化物２１の側部２１ａ又は２１ｂまでの半導体基
板の一領域であり，本願発明１の「能動領域」に相当する。
そして，Ｓｉ酸化物２１は，バーズビーク状である両端部２１ａ，２１
ｂを有するから，当該一領域は，バーズビーク構造である両端部２１ａ，
２１ｂに接しており，かつ，半導体基板の主表面方向に沿って第１図でい
えば左右方向に両端部２１ａ，２１ｂと隣り合っていることは明らかであ
るから，バーズビーク構造である両端部２１ａ及び２１ｂは，半導体素子
形成領域に横方向に隣接しているといえる。
したがって，原告の上記主張は失当である。
なお，原告は，本願発明１における「…能動領域に横方向に隣接して形
成された…バーズビーク構造」とは，バーズビーク構造が能動領域中に侵
入することにより，そのバーズビーク領域が能動領域中にまで拡張し，こ
の拡張したバーズビーク領域を基軸として，バーズビーク構造が能動領域
の横方向に隣接して形成されていることを規定したものであると主張する
が，請求項１には，「バーズビーク構造」が「能動領域」中に「侵入」す
るとの記載はなく，換言すれば ，「侵入」との用語は請求項１には記載さ
れて居らず，単に，「バーズビーク構造」が「能動領域に横方向に隣接」
することが記載されているのみであるから，原告の主張は請求項の記載に
基づくものではなく，失当である。
エ バーズビーク領域２６ｂがｎ+領域５２をトレンチ３４の側壁から分離す
るとの主張につき
原告は，請求項１には，バーズビーク領域２６ｂがｎ+領域５２をトレン
チ３４の側壁との間に存在することにより，両部材を分離できることが規
定されている旨主張する。
しかし，本願発明１の「能動領域」は，発明の詳細な説明を参酌すれば，
パターン加工された厚い酸化物層１８と窒化物層１６の開口で定義される
領域２０と２２との間の領域であるとはいえるものの，本願明細書（甲１）
の記載自体からは「能動領域」の深さ方向の範囲は明らかでなく，また，
「 ００１９】…能動領域２４中に，チャネル構造，図１ｇに示されるド
【
レイン領域５２のようなドレイン構造，およびソース構造等の能動デバイ
スが作製できる。…」 ６頁下２行∼７頁２行）と記載されているように，
（
「能動領域」とドレイン領域となる「ｎ+領域」は同等のものを示すわけで
もなく，しかも， ｎ+領域」なる用語は請求項１に記載されていないから，
「
原告の主張は請求項に記載された構成に基づくものではなく，失当である。
また，本願明細書（甲１）の【００１９】段落には，「… バーズビーク
領域２６ｂとチャネルストップ打ち込み領域６０は，ｎ+ 領域５２をトレ
ンチ３４の側壁から分離する。この分離によって，例えばドレイン領域５
２と関連するソース領域との間に発生する，トレンチ３４の側壁からの漏
れ電流が抑制される。… 」（７頁１１行∼１５行）との記載があり，図１
ｇを参照しても， + 領域５２をトレンチ３４の側壁から分離」している
「ｎ
のは ，「バーズビーク領域２６ｂ」及び「チャネルストップ打ち込み領域
６０」であって ，「バーズビーク領域２６ｂ」のみではなく，しかも，請
求項１には，「チャネルストップ打ち込み領域６０」は構成として記載さ
れていないから，原告の上記主張は失当である。
オ 「半導体層との界面を定義する側壁を有している」との認定につき
原告は，審決の「…刊行物発明において ，『窓２６』及び『溝１０』の
側壁が，『埋込部材１２ ’』及び『膜１３』と『半導体基板１』との界面に
なっていることは明らかであるから，刊行物発明は，本願発明１の『トレ
ンチが 』『トレンチプラグと前記半導体層との界面を定義する側壁を 』『有
している』ことに相当する構成を備えていることも明らかである。（４頁
」
２７行∼３１行）との認定が誤りである旨主張する。
しかし，上述したとおり，刊行物発明の「半導体素子形成領域」は，Ｓ
ｉ酸化物でなる膜２３の側部２１ａ又は２１ｂから，溝１０とは反対側に
ある半導体基板１の領域であって，Ｓｉ酸化物２１の側部２１ａ又は２１
ｂからもう一方のＳｉ酸化物２１の側部２１ａ又は２１ｂまでの半導体基
板の一領域であり，また ，「溝１０」は，Ｓｉ酸化物でなる膜２１が形成
されている領域であって，側部２１ａと側部２１ｂとの間及び半導体基板
１に形成されるから，「溝１０」と「半導体素子形成領域」の間にはＳｉ
酸化物２１の側部２１ａ又は２１ｂが存在することになり，「溝１０」の
側壁には「半導体素子形成領域」は接しておらず，「溝１０」の側壁に接
しているのは，「半導体素子形成領域」ではなく，「半導体素子形成領域」
の間にある半導体基板であることは明らかである。したがって，原告の主
張は失当である。
カ 本願発明１の構成に基づく効果につき
原告は，「バーズビーク構造」及び「半導体層との界面を定義する側壁
を有しているトレンチプラグ」の各構成に基づく効果は，単に同質的効果
の量的増大に止まることなく，さらに異質的効果に転換させるほどに顕著
な効果を奏すると主張する。
しかし，上述のとおり，刊行物発明においても「溝１０」に接している
のは「半導体素子形成領域」の間にある「半導体基板」であって ，「半導
体素子形成領域」と「溝１０」との間にはバーズビーク状の側部２１ａ又
は２１ｂが存在していることも明らかであるから，刊行物発明が原告の主
張する上記構成に相当する構成を有していることは明らかである。
そうすると，当該構成自体が刊行物には開示されているから，原告の主
張する効果は刊行物発明においても当然に奏される効果にすぎないもので
あって，顕著な効果ということはできない。
キ 能動領域の間の半導体層中に形成される分離構造であるとの認定につき
原告は，審決が，本願発明１と刊行物発明は ，「前記第１と第２の能動
領域の間の半導体層中に形成される分離構造」である点で一致するとした
認定につき争うが，上述のとおり，刊行物発明の「半導体素子形成領域」
は，Ｓｉ酸化物でなる膜２３の側部２１ａ又は２１ｂから，溝１０とは反
対側にある半導体基板１の領域であって，Ｓｉ酸化物２１の側部２１ａ又
は２１ｂからもう一方のＳｉ酸化物２１の側部２１ａ又は２１ｂまでの半
導体基板の一領域であり ，「半導体素子形成領域８」と「半導体素子形成
領域９」の間にはＳｉ酸化物でなる膜２１が存在し，しかも，当該Ｓｉ酸
化物でなる膜２１が形成されている領域であって，側部２１ａと側部２１
ｂとの間及び半導体基板１には「溝１０」が形成されるから，刊行物発明
の「溝１０」及び「Ｓｉ酸化物でなる膜２１ 」「窓２６」「溝１０」「埋
， ， ，
込部材１２’」及び「膜１３」からなる「分離構造」は，「半導体素子形成
領域」に形成されているのではなく，「半導体素子形成領域」と「半導体
素子形成領域」の間の「半導体基板」中に形成されていることは明らかで
ある。したがって，原告の主張は失当である。
(2) 取消事由２に対し
刊行物（甲５）には，「…この場合，膜２１を形成する工程（第１図Ｂ）
において，その膜２１を，長さ方向と直交する断面でみた両側部がバーズビ
ーク状であるように容易に形成することができ，また，膜１３を形成する工
程（第１図 J）において，その膜１３を，上面が膜２１の上面とほぼ同じ高
さ位置になるように形成することができ，従って，膜２１及び１３でなる膜
２３を，それ自身及び半導体基板１の主面１ａ上における半導体素子形成領
域８及び９との間に急激な段差を生ぜしめることなしに形成することができ
る。…半導体集積回路用半導体基板を，その半導体素子形成領域８及び９に
それぞれ形成しているまたは形成する半導体素子を結線させるために配線層
に断線を生ぜしめるおそれのないものとして，容易に製造することができ
る。（７頁右上欄１行∼下１行）と記載されており，刊行物発明においては，
」
配線層に断線が生じないように，バーズビーク状の両側部２１ａ，２１ｂを
利用することを前提としていることは明らかであり，刊行物発明に対して従
来周知の技術を適用するに当たり，バーズビーク構造を利用することはごく
自然である。
また，審決は，周知技術例１ないし３を例示して，素子形成領域を電気的
に分離する素子分離技術において，ＬＯＣＯＳ酸化膜と複数の素子分離用溝
とを併用する技術が従来周知の技術にすぎないことを説示しているのであっ
て，個々の特許出願である公開公報に記載された当該特許出願の出願人が発
明と主張する内容そのものを従来周知の技術としているわけではない。確か
に，個々の特許出願としてみれば，原告の主張のとおりの記載もされている。
しかし，当業者がこのような特許出願の公開公報に接した場合には，必ずし
も当該特許出願の出願人が発明と主張する内容そのものだけが記載されてい
ると理解するのではなく，当業者が当該技術分野における通常有する知識を
背景に，開示される個々の構成に関する様々な技術的意義をも含めて理解す
ることは当然のことである。そして，例えば，乙２公報に「細溝２を用いて
素子間分離構造を構成することにより，平面において必要とする離隔する距
離を半導体基板 1 の深さ方向で形成することができる」（４頁左下欄１２行
∼１５行）と記載されているように，素子分離技術において，素子分離用溝
を採用する理由として，素子間の離間距離を半導体基板主表面に平行な方向
の距離に求めるのではなく，半導体基板の深さ方向の距離をも利用すること
を目的とすることは当業者にとって明らかであり，素子分離用溝を複数設け
ることで，素子間の実質的な距離を素子分離用溝が単独である場合に比較し
てより長くできることも当業者にとって明らかである。
そして，審決において例示した周知技術例１ないし３には，素子形成領域
を電気的に分離する素子分離技術において，ＬＯＣＯＳ酸化膜と複数の素子
分離用溝とを併用する技術が開示されていることは明らかであり，そのよう
な技術が従来周知の技術であったといえることに誤りはなく，また，その技
術上の意義についても当業者には明らかであるから，必要とする素子分離性
能に応じて，２つの溝を設けることは当業者が適宜なし得るものである。
したがって，審決の判断に誤りはなく，原告の主張は失当である。
第４ 当裁判所の判断
１ 請求原因(1)（特許庁における手続の経緯），(2)（発明の内容 ），(3)（審決
の内容）の各事実は，いずれも当事者間に争いがない。
２ 取消事由１（一致点の認定の誤り）について
(1) 審決は，刊行物発明の「半導体素子形成領域８及び９」は，それぞれ，本
願発明１の 第１と第２の能動領域」に相当すると認定したものであるが ４
「 （
頁１７行∼１９行），原告は，このような認定を前提にすると，本願発明１
と刊行物発明が ，「前記第１の能動領域に横方向に隣接して形成された第１
のバーズビーク構造と，前記第２の能動領域に横方向に隣接して形成された
第２のバーズビーク構造とを含むＬＯＣＯＳ構造 」（５頁８行∼１１行）を
有する点及び「前記トレンチが前記トレンチプラグと前記半導体層との界面
を定義する側壁を有している前記トレンチプラグ 」（５頁１４行∼１５行）
を有する点で一致するとはいえないと主張するので，この点について検討す
る。
なお，本願発明１の「能動領域」については，その深さ方向の範囲につい
ては争いがあるものの，パターン加工された厚い酸化物層１８と窒化物層１
６の開口で定義される領域２０と２２との間の領域（本願明細書〔甲１〕の
図１の２４の領域）であることは争いがない。
(2)ア 刊行物（甲５）には， 半導体素子形成領域」に形成される内容に関し，
「
次の記載がある。
「また，この場合，膜２１を形成する工程（第１図Ｂ）において，その
膜２１を，長さ方向と直交する断面でみた両側部がバーズビーク状である
ように容易に形成することができ，また，膜１３を形成する工程（第１図
Ｊ）において，その膜１３を，上面が膜２１の上面とほぼ同じ高さ位置に
なるように形成することができ，従って，膜２１及び１３でなる膜２３を，
それ自身及び半導体基板１の主面１ａ上における半導体素子形成領域８及
び９との間に急峻な段差を生じせしめることなしに形成することができ
る。
このため，第１図に示す本発明による半導体集積回路半導体基板の製法
の場合も，第２図で上述した従来の半導体集積回路用半導体基板の製法の
場合に準じて，半導体集積回路用半導体基板を，その半導体素子形成領域
８及び９にそれぞれ形成しているまたは形成する半導体素子を結線させる
ために配線層に断線を生ぜしめるおそれのないものとして，容易に製造す
ることができる。（７頁右上欄１行∼２０行）
」
イ また，本願明細書（甲１）には，半導体デバイスの位置関係に関して，
次の記載がある。
(ｱ) 「…半導体デバイスが半導体基板上で互いにあまり接近し過ぎると…」
（１頁下３行∼下２行）
(ｲ) 「例えば，電界効果トランジスタを分離するために用いられるトレン
チは，トレンチの側壁に沿ってトランジスタのチャネルを横切る導通経
路を生成し，それによってトランジスタ特性を劣化させる 。（２頁１６
」
行∼１８行）
ウ さらに，乙１公報には，次の記載がある。
「さらに，第５Ｄ図を参照して，側壁酸化膜１７が形成されたゲート電
極３およびフィールド酸化膜７をマスクとしてシリコン基板１表面に砒素
イオン１９を基板表面に対してほぼ垂直方向にイオン注入し，その後活性
化処理を行なう。これによって高濃度のｎ＋ 不純物領域５ａが形成され，
ソース・ドレイン領域のＬＤＤ構造が完成する。（６頁右上欄下５行∼左
」
下欄２行）
(3) 以上の記載によれば，刊行物発明１の「半導体素子形成領域」には「半導
体素子」が形成されるものであること（上記ア），トランジスタ等の半導体
素子は半導体基板上に設置され，導通経路が生成され得るような位置関係に
置かれることが予定されていること（上記イ ），トランジスタ等の半導体素
子を構成する領域（ソース領域やドレイン領域）は，半導体基板に設けられ
た絶縁膜をマスクとして，半導体基板表面からｎ型不純物やｐ型不純物を導
入して形成されること（上記ウ）が認められる。
そうすると，両側部２１ａ及び２１ｂがバーズビーク状となっている比較
的厚いＳｉ酸化物膜２１を有する刊行物発明の半導体集積回路用半導体基板
にトランジスタを形成する場合，能動素子のトランジスタを構成する領域 ソ
（
ース領域やドレイン領域）は，半導体基板上に形成されることになり，必然
的にバーズビーク（２１ａ，２１ｂ）に横方向に隣接して形成されることに
なる。
したがって，本願発明１と刊行物発明は，「前記第１の能動領域に横方向
に隣接して形成された第１のバーズビーク構造と，前記第２の能動領域に横
方向に隣接して形成された第２のバーズビーク構造とを含むＬＯＣＯＳ構
造」を有する点で一致すると認められる。
(4)ア 以上に対し，原告は，刊行物発明の「半導体素子形成領域」の範囲を問
題とし，「半導体素子形成領域」は別紙参考図１の「ａ」の位置に当たる
との理解を前提として，本願発明１と刊行物発明は ，「前記第１の能動領
域に横方向に隣接して形成された第１のバーズビーク構造と，前記第２の
能動領域に横方向に隣接して形成された第２のバーズビーク構造とを含む
ＬＯＣＯＳ構造」及び「前記トレンチが前記トレンチプラグと前記半導体
層との界面を定義する側壁を有している前記トレンチプラグ」を有する点
で一致するとの審決の認定が誤りであると主張する。
イ この点，本願発明１の内容が前記第３の１(2)のとおりであることは当
事者間に争いがないところ，本願明細書（甲１）には，次の記載がある。
(ｱ) 「 ０００２】
【 【従来の技術】…もし半導体デバイスが半導体基板上で
互いにあまりに接近し過ぎると寄生容量や電流が発生し，そのために回
路全体としての動作性能が低下することになる。そうであるから，半導
体デバイスを互いに接近して配置でき，しかも隣接する半導体デバイス
間を電気的に分離するための構造と方法とに関して多大な努力が払われ
てきた。（１頁下９行∼２頁２行）
」
(ｲ) 「 ０００３】過去において広く用いられてきた分離方法の１つは局
【
部的シリコン酸化技術（ＬＯＣＯＳ）である。… 」（２頁３行∼５行）
(ｳ) 「 ０００４】過去に用いられてきた分離の別の方法はトレンチ分離
【
である。（２頁１１行∼１２行）
」
(ｴ) 「 ０００５】従って，隣接する能動半導体デバイスの電子的な相互
【
作用を阻止でき，しかもデバイスそれ自体の特性を劣化させることのな
い分離の構造と方法とに対する需要が存在する。 ２頁下８行∼下５行）
」
（
(ｵ) 「 ０００６】
【 【発明の概要】本発明の教えるところに従えば，従来の
分離方式に付随する問題を本質的に解消もしくは低減する分離構造が開
示される。（２頁下４行∼下１行）
」
ウ 以上の記載に加え，本願発明１の請求項１に「第１と第２の能動領域を
互いに電気的に分離する目的で，前記第１と第２の能動領域の間の半導体
層中に形成される分離構造」と規定されていることからすれば，本願発明
１の技術的意義は，能動領域相互間に発生する漏れ電流のような電気的な
障害を，ＬＯＣＯＳ構造とトレンチプラグを同一箇所に併用することによ
り解消又は低減するところにあると認められる。
他方，刊行物（甲５）には ，【産業上の利用分野】本発明は，溝によっ
「
て互に分離されている半導体素子形成領域を形成している半導体集積回路
用半導体基板の製法に関する。（１頁右欄１１行∼１４行）との記載があ
」
り，またその第１図Ｋから明らかなとおり，刊行物発明においても，ＬＯ
ＣＯＳ構造とトレンチプラグを同一箇所に併用する方法が採用されている
ことからすれば，刊行物発明において半導体素子形成領域を分離すること
の技術的意義もまた，半導体基板上に形成される半導体素子相互間の電気
的な障害の解消又は低減にあることは明らかであり，本願発明１と刊行物
発明の技術的意義は上記の意味において共通すると認められる。
そうすると，刊行物発明において「半導体素子形成領域」として分離す
る意義を有するのは，漏れ電流等の電気的な障害を解消又は低減すべき領
域，すなわち，半導体基板に形成される能動素子を構成する領域（ソース
領域やドレイン領域）であって，抽象的に半導体素子形成領域となり得る
か否かにつき格別の意義を見出すことは困難である。
そして，このような観点からみると，上記(3)で述べたとおり，本願発
明１と刊行物発明とでは，能動領域ないし半導体素子形成領域とバーズビ
ーク構造とがその位置関係において共通しているとみることができ，この
ことは，能動領域の深さ方向の範囲についての解釈により左右されるもの
ではない。これに反する原告の主張は，その前提において採用することが
できない。
(5) したがって，その余について検討するまでもなく，取消事由１に関する原
告の主張は理由がない。
３ 取消事由２（相違点についての判断の誤り）について
(1) 審決は，素子形成領域を電気的に分離する素子分離技術において，ＬＯＣ
ＯＳ酸化膜と複数の素子分離用溝とを併用する技術は，周知技術例１ないし
３に記載されているように当業者に従来周知の技術にすぎないと判断したの
に対し，原告は当該判断は誤りであると主張するので，この点について検討
する。
(2) まず，周知技術例１ないし３の記載内容を検討する。
ア 周知技術例１（甲６）
(ｱ) 「第５図は，従来の溝による素子分離に係わる半導体集積回路の一例
を示すものである。
シリコン基板１には，素子領域２ａ，２ｂ，…を取り囲む溝３ａ，３
ｂ，…が形成されている。フィールド領域及び溝３ａ，３ｂ，…内面に
は，酸化膜４が形成されている。酸化膜４が形成された溝３ａ，３ｂ，
…内には，多結晶シリコン５が埋め込まれている。多結晶シリコン５が
埋め込まれた溝３ａ，３ｂ，…上には，薄いキャップ酸化膜６が形成さ
れている。（２頁左上欄３行∼１２行）
」
(ｲ) 「このような半導体集積回路では，素子の集積密度を高めるために，
溝３ａの側壁と溝３ｂの側壁との間隔ＷＴＴは，できる限り短くなるよう
にして設計されている。（２頁右上欄５行∼８行）
」
(ｳ) 「 発明が解決しようとする課題）
（
このように，従来の半導体集積回路では，溝間の間隔が短くなると，
酸化時の熱応力集中によって溝内のコーナーから転位欠陥が発生してい
た。このため，素子特性や素子間分離特性が劣化し，半導体集積回路に
とって致命的となる欠陥があった。
そこで，本発明は，素子分離溝の上部コーナー及び底部コーナーから
発生する転位欠陥を抑制することにより，素子特性及び素子分離特性を
実質的に劣化されることのない半導体装置及びその製造方法を提供する
ことを目的とする。
〔発明の構成〕
（課題を解決するための手段）
上記目的を達成するために，本発明の半導体装置は，一の素子領域を
取り囲む溝と他の素子領域を取り囲む溝との間隔を，少なくとも３μｍ
設けることにより，前記一の素子領域と，これに隣接する他の素子領域
との電気的な分離を行うものである。（２頁左下欄５行∼２頁右下欄４
」
行）
(ｴ) 周知技術例１の第５図には，半導体基板１上のフィールド酸化膜に複
数の素子分離用溝３ａ，３ｂが隣接して設けられた図が示されている。
(ｵ) 以上の(ｱ)ないし(ｴ)の記載によれば，周知技術例１は，素子分離のた
めの溝が近接した場合に生じる転位欠陥の影響を抑えるために溝間の間
隔を３μｍ以上としたものであり，甲６の第５図のとおり，半導体基板
１上のフィールド酸化膜に複数の素子分離用溝３ａ，３ｂが隣接して設
けられた分離構造を前提とするものであると認められる。
イ 周知技術例２（甲７）
(ｱ) 「素子分離構造の形成方法としては，素子分離領域を選択的に厚く酸
化する酸化膜分離法（ＬＯＣＯＳ法），あるいは素子分離領域となる半
導体基板領域にドライエッチングにより溝を形成した後，酸化膜を埋め
込む溝分離法がある。
しかし，前記ＬＯＣＯＳ法では，容易に大面積を平坦な構造で分離で
きるが，分離端に酸化領域の拡大，いわゆるバーズビークが発生するた
め分離寸法の正確な制御が困難である。また，前記溝分離法は分離寸法
の正確な制御が可能であるが，大面積の溝を平坦に埋め込むことが困難
である。
そこでＬＯＣＯＳ法と溝分離法の両者の利点を取り入れ，微細な素子
分離は溝分離法でのみ行い，また大面積のものはＬＯＣＯＳ部の端に溝
分離構造を形成する分離構造形成法によって行う併用型の素子分離構造
形成方法がある。（１頁右下欄６行∼２頁左上欄１行）
」
(ｲ) 「 実施例）
（
以下，本発明の実施例の図面に基づいて説明する。
第１図(a)∼(f)は本発明の半導体装置の製造方法の一実施例の工程を
示す断面図であって，１は半導体（シリコン）基板，２は第１熱酸化膜，
３は窒化シリコン膜，４は第１レジスト膜，５はＬＯＣＯＳ部の熱酸化
膜，６は第１堆積酸化膜，７は第２レジスト膜，８は第２熱酸化膜，９
は第２堆積酸化膜，Ａは分離用溝である。（２頁右下欄７行∼１６行）
」
(ｳ) 周知技術例２の第１図(f)には，ＬＯＣＯＳ酸化膜５の両端に分離用
溝Ａが形成された構造が示されている。
(ｴ) 以上の(ｱ)ないし(ｳ)の記載によれば，周知技術例２には，大面積の素
子分離構造として，ＬＯＣＯＳ法と溝分離法の両者の利点を取り入れ，
ＬＯＣＯＳ酸化膜の両端に素子分離用溝を形成したものが開示されてい
ることが認められる。
ウ 周知技術例３（甲８）
(ｱ) 「絶縁ゲート電界効果トランジスタを搭載してなる半導体デバイスに
於いては，素子分離領域の形成が必要である。この素子分離領域形成法
として，選択酸化によるフィールド酸化膜に代わって，バーズビークが
少なく微細化に適した，溝状構造でＣＶＤＳｉＯ２ ，ＢＰＳＧ等の絶縁
物質，又は絶縁物質と導電性物質とを埋め込んで形成する方法などが提
案されている。（１頁右欄１行∼８行）
」
(ｲ) 「 発明が解決しようとする問題点〕
〔
上述した従来の埋め込みによる半導体デバイスの素子分離構造は，分
離溝の狭い領域と広い領域とが同時に存在する場合，絶縁物質又は絶縁
物質と導電性物質とを埋め込むと，分離幅の広い領域で埋め込み物質が
薄くなるので，分離幅の狭い領域と広い領域とを一括して埋め込み，半
導体デバイスの良好な素子分離領域を再現性良く形成する事が非常に困
難であるという欠点がある。
〔問題点を解決するための手段〕
本発明の素子分離構造は，一定の幅を有する溝状構造と選択的に形成
したフィールド酸化膜とを複合化した姿態を有している。その為，絶縁
物質，又は絶縁物質と導電性物質とを，全ての溝状構造へ同時に埋め込
む事ができる。
本発明の半導体装置は，平坦な半導体表面に接して形成されたフィー
ルド絶縁膜からなる第１の素子分離領域と，フィールド絶縁膜の一部領
域に半導体表面側より基板側に溝形の凹部が形成され該溝形凹部内面に
接して絶縁物質が形成された構造を有する第２の素子分離領域との２つ
の素子分離領域が同一半導体基板上に形成されていることを特徴とす
る。（１頁右欄９行∼２頁左上欄１１行）
」
(ｳ) 周知技術例３の第３図には，一定の幅を有する複数の溝状構造１が，
フィールド酸化膜３を貫通して設けられた構造が示されている。
(ｴ) 以上の(ｱ)ないし(ｳ)の記載によれば，周知技術例３には，フィールド
酸化膜酸化膜を貫通して一定の幅を有する複数の素子分離用溝を形成し
た分離構造が記載されていると認められる。
(3) 周知技術例１ないし３に係る上記記載によれば，フィールド酸化膜（ＬＯ
ＣＯＳ酸化膜）と複数の素子分離用溝を併用した素子分離構造は，本願の優
先権主張日（１９９２年〔平成４年〕９月２３日）前に周知であったものと
認められるから，上記周知技術を刊行物発明に適用して複数の素子分離用溝
を併用することは，当業者（その発明の属する技術の分野における通常の知
識を有する者）が容易に想到できたものといわざるを得ない。
(4) 以上に対し，原告は，刊行物発明及び周知技術例１は，バーズビークを利
用することにより能動領域をトレンチから分離するという本願発明１の課題
解決手段を開示も示唆もしていないから，当業者が刊行物発明及び周知技術
例１に基づいて本願発明１を容易に想到し得たとの判断は誤りであると主張
する。
しかし，刊行物（甲５）には ，「…この場合，膜２１を形成する工程（第
１図Ｂ）において，その膜２１を，長さ方向と直交する断面でみた両側部が
バーズビーク状であるように容易に形成することができ，また，膜１３を形
成する工程（第１図 J）において，その膜１３を，上面が膜２１の上面とほ
ぼ同じ高さ位置になるように形成することができ，従って，膜２１及び１３
でなる膜２３を，それ自身及び半導体基板１の主面１ａ上における半導体素
子形成領域８及び９との間に急激な段差を生ぜしめることなしに形成するこ
とができる。…半導体集積回路用半導体基板を，その半導体素子形成領域８
及び９にそれぞれ形成しているまたは形成する半導体素子を結線させるため
に配線層に断線を生ぜしめるおそれのないものとして，容易に製造すること
ができる。（７頁右上欄１行∼下１行）との記載があり，これによれば，刊
」
行物発明において，配線層に断線が生じないよう，バーズビーク状の両側部
２１ａ，２１ｂを利用することを前提としていることは明らかである。そう
すると，刊行物発明に，バーズビークを利用することにより能動領域をトレ
ンチから分離するという本願発明１の課題解決手段が開示されているという
べきであるから，原告の主張は採用することができない。
また原告は，バーズビークはＬＯＣＯＳ法における最大の問題点であり，
当業者がＬＯＣＯＳ酸化膜と複数の素子分離用溝を用いる場合に，バーズビ
ークを除去するような構成とすることは，周知技術例２及び３や，被告が引
用した文献にも多く記載されており，当該構成の採択には困難性が認められ
るから，当業者が想到容易になし得る構成とはいえないと主張するが，上記
のとおり，刊行物発明は，酸化物膜２１の両側部のバーズビーク（２１ａ，
２１ｂ）を，両側の素子形成領域に形成された半導体素子間を接続する配線
の断線を防止する目的で，積極的に利用しているのであるから，上記の周知
技術を適用する際にバーズビークを残すことは，むしろ自然なことである。
したがって，この点に関する原告の主張も採用することができない。
４ 結論
以上によれば，原告主張の取消事由はすべて理由がない。
よって，原告の請求を棄却することとして，主文のとおり判決する。
知的財産高等裁判所 第２部
裁判長裁判官 中 野 哲 弘
裁判官 森 義 之
裁判官 澁 谷 勝 海
別紙参考図１
別紙参考図２
別紙参考図３
A：トランジスタのソース又はドレイン B：素子分離用トレンチ
C：ストレスによる結晶欠
別紙参考図４
A：溝の酸化による応力