平成19(行ケ)10044審決取消請求事件

平成１９年９月２６日判決言渡
平成１９年（行ケ）第１００４４号 審決取消請求事件
平成１９年７月２５日口頭弁論終結
判 決
原 告 株式会社半導体エネルギー研究所
訴訟代理人弁護士 永 島 孝 明
同 安 國 忠 彦
同 明 石 幸 二 郎
同 古 城 春 実
同 粟 田 口 太 郎
同 内 田 公 志
同 鮫 島 正 洋
訴訟代理人弁理士 磯 田 志 郎
被 告 特許庁長官 肥 塚 雅 博
指 定 代 理 人 稲 積 義 登
同 向 後 晋 一
同 小 池 正 彦
同 大 場 義 則
被告補助参加人 チー メイ オプトエレクトロニクス
コ ー ポ レ ー シ ョ ン
訴訟代理人弁護士 大 野 聖 二
同 市 橋 智 峰
同 佐 藤 公 亮
訴訟代理人弁理士 片 山 健 一
主 文
１ 原告の請求を棄却する。
２ 訴訟費用は原告の負担とする。
事 実 及 び 理 由
第１ 請求
特許庁が訂正２００６−３９１４１号事件について平成１８年１２月２６日
にした審決を取り消す。
第２ 争いのない事実
１ 特許庁における手続の経緯
(1) 原告は，平成３年３月２５日に出願した特願平３−８４６５３号 以下 原
（ 「
出願 」という。 の一部を分割して ，平成１１年１２月２７日に新たな特許出
）
願とした特願平１１−３７１６４１号の一部を更に分割して，平成１２年８
月７日に，発明の名称を「アクティブマトリクス型表示装置」とする新たな
特許出願（特願２０００−２３８６１６号）とした特許第３２４１７０８号
の特許（平成１３年１０月１９日設定登録。以下「本件特許」という。登録
時の請求項の数は１７である 。）の特許権者である。
(2) 被告補助参加人は，平成１７年４月２５日，本件特許の請求項１及び６に
係る発明についての特許を無効とすることについて，訴外バイ・デザイン株
式会社は，同年６月２４日，本件特許の請求項１ないし１７に係る発明につ
いての特許を無効とすることについて，それぞれ審判を請求し，これらの請
求は，それぞれ無効２００５−８０１３１号事件及び無効２００５−８０１
９３号事件として特許庁に係属した。
原告は，両事件の審理の過程において，平成１８年１月１９日，本件特許
に係る明細書の特許請求の範囲の記載等を訂正する請求をした。
特許庁は，審理の結果，平成１８年５月２３日，無効２００５−８０１９
３号事件につき， 訂正を認める。
「 特許第３２４１７０８号の請求項１ないし
１７に係る発明についての特許を無効とする 。 との審決をした（なお ，無効
」
２００５−８０１３１号事件については，特許庁になお係属中である 。 。
）
原告は，上記審決中， 特許第３２４１７０８号の請求項１ないし１７に係
「
る発明についての特許を無効とする。 との部分を不服として ，
」 同年６月２９
日，その取消を求める訴訟を提起し，現在当庁に係属中である（平成１８年
（行ケ）第１０２９８号）。
(3) 原告は，平成１８年８月３０日 ，本件特許に係る明細書を訂正（以下 ，こ
の訂正を「本件訂正」といい，本件訂正後の本件特許に係る明細書及び図面
を「本件明細書」という。なお，本件訂正により，①請求項１ないし４の記
載が訂正され ，②請求項５ないし１０が削除され，③請求項１１及び１２が ，
請求項５及び６に項番変更されるとともに，その記載が訂正され，④請求項
１３が削除され，⑤請求項１４ないし１７が，請求項７ないし１０に項番変
更されるとともに ，その記載が訂正されている。 することについて審判を請
）
求し，この請求は，訂正２００６−３９１４１号事件として特許庁に係属し
た。
特許庁は，審理の結果，「本件審判の請求は，成り立たない 。」との審決を
し（以下「審決」という。 ，平成１９年１月１０日，その謄本を原告に送達
）
した。
２ 特許請求の範囲
本件明細書の特許請求の範囲の請求項１ないし１０の各記載は，次のとおり
である 以下，
（ これらの請求項に係る発明を項番に対応して， 本件訂正発明１ 」
「
などといい，これらをまとめて「本件訂正発明」という 。 。
）
「 請求項１】
【
表示部及び保護回路を有するアクティブマトリクス型表示装置であって，
前記表示部は，画素電極と，前記画素電極に電気的に接続された駆動装置
と，前記駆動装置に電気的に接続された信号線とを有し，
前記保護回路は，薄膜トランジスタを有し，
該薄膜トランジスタのソース及びドレインの一方には，該薄膜トランジス
タのゲートがＩＴＯ膜を介して電気的に接続されるとともに，前記ＩＴＯ膜
を通じて前記信号線からの電圧が印加され，
該薄膜トランジスタのソース及びドレインの他方は，基準の電圧の配線に
電気的に接続され，
前記ＩＴＯ膜と前記表示部の前記画素電極とは，同一の材料でなることを
特徴とするアクティブマトリクス型表示装置。
【請求項２】
表示部及び保護回路を有するアクティブマトリクス型表示装置であって，
前記表示部は，画素電極と，前記画素電極に電気的に接続された駆動装置
と，前記駆動装置に電気的に接続された信号線とを有し，
前記保護回路は，薄膜トランジスタを有し，
該薄膜トランジスタのソース及びドレインの一方には，該薄膜トランジス
タのゲート及び前記表示部が，ＩＴＯ膜を介して電気的に接続されるととも
に，前記ＩＴＯ膜を通じて前記信号線からの電圧が印加され，
該薄膜トランジスタのソース及びドレインの他方は，基準の電圧の配線に
電気的に接続され，
前記ＩＴＯ膜と前記表示部の前記画素電極とは，同一の材料でなることを
特徴とするアクティブマトリクス型表示装置。
【請求項３】
表示部及び保護回路を有するアクティブマトリクス型表示装置であって，
前記表示部は，画素電極と，前記画素電極に電気的に接続された駆動装置
と，前記駆動装置に電気的に接続された走査線とを有し，
前記保護回路は，薄膜トランジスタを有し，
該薄膜トランジスタのソース及びドレインの一方には，該薄膜トランジス
タのゲート及び前記表示部の前記走査線が，ＩＴＯ膜を介して電気的に接続
されるとともに，前記ＩＴＯ膜を通じて前記走査線からの電圧が印加され，
該薄膜トランジスタのソース及びドレインの他方は，基準の電圧の配線に
電気的に接続され，
前記ＩＴＯ膜と前記表示部の前記画素電極とは，同一の材料でなることを
特徴とするアクティブマトリクス型表示装置。
【請求項４】
表示部及び保護回路を有するアクティブマトリクス型表示装置であって，
前記表示部は，画素電極と，前記画素電極に電気的に接続された駆動装置
と，前記駆動装置に電気的に接続されたデータ線とを有し，
前記保護回路は，薄膜トランジスタを有し，
該薄膜トランジスタのソース及びドレインの一方には，該薄膜トランジス
タのゲート及び前記表示部の前記データ線が，ＩＴＯ膜を介して電気的に接
続されるとともに，前記ＩＴＯ膜を通じて前記データ線からの電圧が印加さ
れ，
該薄膜トランジスタのソース及びドレインの他方は，基準の電圧の配線に
電気的に接続され，
前記ＩＴＯ膜と前記表示部の前記画素電極とは，同一の材料でなることを
特徴とするアクティブマトリクス型表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一において，前記基準の電圧の配線は，
固定電圧の配線であることを特徴とするアクティブマトリクス型表示装置。
【請求項６】
請求項１乃至請求項４のいずれか一において，前記基準の電圧の配線は，
接地電圧の配線であることを特徴とするアクティブマトリクス型表示装置。
【請求項７】
請求項１乃至請求項６のいずれか一において，前記アクティブマトリクス
型表示装置は，アクティブマトリクス型の液晶ディスプレイであることを特
徴とするアクティブマトリクス型表示装置。
【請求項８】
請求項１乃至請求項６のいずれか一において，前記アクティブマトリクス
型表示装置は，電気的な信号によって光学特性を制御できる材料を用いた表
示装置であることを特徴とするアクティブマトリクス型表示装置。
【請求項９】
請求項１乃至請求項８のいずれか一に記載のアクティブマトリクス型表示
装置を用いたことを特徴とする投写型装置。
【請求項１０】
請求項１乃至請求項８のいずれか一に記載のアクティブマトリクス型表示
装置を用いたことを特徴とするプロジエクター。」
３ 審決の理由
別紙審決書写しのとおりである。要するに，本件訂正発明１ないし１０は，
下記(1)ないし(3)のいずれの理由からも，特許出願の際独立して特許を受ける
ことができないから，本件訂正は特許法１２６条５項の規定に適合しない，と
いうものである。
(1) 特許法１２６条５項違反（その１）
本件訂正発明１ないし１０は，原出願の出願日（以下「本件出願日」とい
う。 前に頒布された刊行物である特開昭６３−１０５５８号公報（以下「刊
）
行物１」という。甲１ ）記載の発明（以下「引用発明」という。 及び周知の
）
技術事項に基づいて当業者が容易に発明することができたものであって，特
許法２９条２項の規定により，特許出願の際独立して特許を受けることがで
きない（以下「理由(1)」という。 。
）
審決は，引用発明を下記アのとおり，本件訂正発明１と引用発明との一致
点・相違点を下記イ，ウのとおり，それぞれ認定して，上記の判断をした。
ア 引用発明
「走査線Ｘと信号線Ｙとの間にマトリックス状に接続されている薄膜ト
ランジスタＴＦＴと表示素子ＬＣを有する液晶表示装置ＬＣＤのパネルＰ
ＮＬと，各信号線Ｙにドレイン電極及びゲート電極が電気的に接続される
とともにソース電極がアースラインＥに電気的に接続された第１の保護用
薄膜トランジスタＴＦＴ１と，各走査線Ｘにドレイン電極及びゲート電極
が電気的に接続されるとともにソース電極がアースラインＥに電気的に接
続された第２の保護用薄膜トランジスタＴＦＴ２を有するフラットディス
プレイ。」の発明。
イ 一致点
「表示部及び保護回路を有するアクティブマトリクス型表示装置であっ
て，前記表示部は，画素電極と，前記画素電極に電気的に接続された駆動
装置と，前記駆動装置に電気的に接続された信号線とを有し，前記保護回
路は，薄膜トランジスタを有し，該薄膜トランジスタのソース及びドレイ
ンの一方には，該薄膜トランジスタのゲートが電気的に接続されるととも
に，前記信号線からの電圧が印加され，該薄膜トランジスタのソース及び
ドレインの他方は，基準の電圧の配線に電気的に接続されるアクティブマ
トリクス型表示装置 。」の発明である点。
ウ 相違点
本件訂正発明１は ，薄膜トランジスタのソース及びドレインの一方には ，
該薄膜トランジスタのゲートがＩＴＯ膜を介して電気的に接続されるとと
もに，前記ＩＴＯ膜を通じて前記信号線からの電圧が印加され，前記ＩＴ
Ｏ膜と前記表示部の前記画素電極とは，同一の材料でなるとされているの
に対し，引用発明はこのような構成となっていない点。
(2) 特許法１２６条５項違反（その２）
本件訂正発明１ないし１０は，本件明細書の発明の詳細な説明に記載され
ておらず，本件明細書の特許請求の範囲の記載が平成６年法律第１１６号に
よる改正前の特許法３６条５項１号 以下，
（ 単に 特許法旧３６条５項１号 」
「
という。 に規定する要件を満たしていないので，
） 特許出願の際独立して特許
を受けることができない（以下「理由(2)」という。 。
）
(3) 特許法１２６条５項違反（その３）
本件訂正発明１ないし１０は，これらの発明における保護回路がその機能
を果たすための技術事項が，本件明細書の発明の詳細な説明において，当業
者が容易にその実施をすることができる程度に記載されているとはいえず，
発明の詳細な説明の記載が平成６年法律第１１６号による改正前の特許法３
６条４項（以下，単に「特許法旧３６条４項 」という。 に規定する要件を満
）
たしていないので，特許出願の際独立して特許を受けることができない（以
下「理由(3)」という 。 。
）
第３ 取消事由に係る原告の主張
審決は，以下のとおり，理由(1)ないし(3)に係るいずれの認定判断にも誤り
があるから，違法として取り消されるべきである。
１ 取消事由１（理由(1)に係る認定判断の誤り）
審決は，理由(1)において，本件訂正発明１と引用発明との相違点に関し，①
静電気等の過電圧をバイパスする保護用トランジスタにおいて，当該保護用ト
ランジスタに過大な電流が流れることを防止するために，信号線と保護用トラ
ンジスタの間に制限抵抗要素を設けることが周知であると認定した上，引用発
明において，制限抵抗を設けることは当業者が容易に想到し得るものであると
し，②液晶表示装置の画素電極として用いられるＩＴＯ膜の抵抗率が，クロム
やアルミニウムの抵抗率に比べれば桁違いに大きいこと，アクテイブ・マトリ
ックス方式のフラットディスプレイにおいて画素電極に用いられるＩＴＯを配
線材料として使用することが，いずれも周知であると認定した上，引用発明に
おいて，制限抵抗要素を設ける際に，制限抵抗要素を構成する抵抗材料として
画素電極と同一材料のＩＴＯ膜を採用することも当業者が容易になし得ると判
断し，③本件訂正発明２ないし１０についても，同様の認定判断をした。
しかし，審決の上記認定判断は，以下のとおり，誤りである。
(1) 周知技術の認定の誤り
ア 制限抵抗要素について
審決は，周知技術を示す文献として ，特開昭６１−５３７６１号公報 甲
（
２）及び特開平２−２７３９７１号公報（甲３）を例示し，静電気等の過
電圧をバイパスする保護用トランジスタにおいて，当該保護用トランジス
タに過大な電流が流れることを防止するために，信号線と保護用トランジ
スタの間に制限抵抗要素を設けることが周知である旨認定した。
しかし，甲２及び甲３は，いずれも本件訂正発明１及び引用発明の属す
るアクティブマトリクス型表示装置の技術分野を開示するものではないか
ら，審決の上記認定は誤りである。
甲２は，半導体基板に形成される内部回路を保護するために半導体基板
にＭＯＳＦＥＴを形成しており，半導体基板に形成される半導体装置（集
積回路）に関するものであり，甲３は，金属珪化物で表面が被覆された活
性領域に特有の問題を解決するためのものであり，集積回路をそなえた半
導体を有する半導体デバイス，特に金属珪化物で表面が被覆された活性領
域を有する半導体デバイスに関するものである。これに対し，本件訂正発
明１及び引用発明は，薄膜トランジスタ形成技術によって絶縁基板上に形
成された薄膜トランジスタ（ＴＦＴ）を用いた表示部及び保護回路を有す
るアクティブマトリクス型表示装置に関するものであり，その属する技術
分野が，甲２及び甲３に開示されている各技術の属する技術分野とは異な
る。
イ ＩＴＯについて
審決は，周知技術を示す文献として，特開昭６２−２０９５１４号（甲
５）を例示して，アクテイブ・マトリックス方式のフラットディスプレイ
において画素電極に用いられるＩＴＯを配線材料として使用することが周
知である旨認定した。
しかし，本件出願日当時，アクティブマトリクス型表示装置の技術分野
において，ＩＴＯ膜は透明度が高いという光学的特性を有するものの，導
電性に関しては，これより金属材料の方が優れていることが周知であった
から，単なる導電材料として使用する場合は，ＩＴＯ膜でなく金属材料が
用いられ，金属材料が使用できない特殊な理由がある場合に，ＩＴＯ膜が
用いられていたのであり，審決の上記認定は正確でない。
甲５においても，配線としては，金属材料の方がＩＴＯよりもシート抵
抗が小さく優れているが，工程数の増加によるコストアップを防ぐため，
やむを得ず，金属材料ではなくシート抵抗の大きいＩＴＯを利用していた
ことが開示されている（１頁右下欄末行∼２頁左上欄１２行）。
また ，甲５では ，ＩＴＯのシート抵抗が金属材料と比較して大きいため ，
よりシート抵抗の低いゲート線材料と２層にすることによって，シート抵
抗を小さくしていた。
このように，本件出願日当時，アクティブマトリクス型表示装置の技術
分野においては ，ＩＴＯのシート抵抗が金属材料と比較して大きいことが ，
問題点ないし課題として認識されていた。
(2) 容易想到性の判断の誤り
ア 制限抵抗を設けることについて
前記(1)アのとおり，制限抵抗要素を設けることが周知であるとの審決の
認定は誤りであるから，これを前提としてされた，引用発明において制限
抵抗を設けることは当業者が容易に想到し得るものであるとの審決の判断
も誤りである。
また，引用発明では，保護用薄膜トランジスタは表示部の薄膜トランジ
スタと比較して低インピーダンス化されているところ，制限抵抗を接続す
ると保護用薄膜トランジスタを含む回路のインピーダンスが高まることに
なるから，制限抵抗を設けることは引用発明の目的と相反する。
さらに，甲２は，寄生ＭＯＳＦＥＴ自体の抵抗成分（Ｒｗ）を増加させ
るものであるから，低インピーダンス化されている引用発明の薄膜トラン
ジスタに対し，甲２の技術を適用することは容易ではなく，甲３は金属珪
化物で表面が被覆された活性領域に特有の問題を解決するためのものであ
るから，このような活性領域を利用していない引用発明に対し，甲３の技
術を適用することも容易ではない。
イ 画素電極と同一材料のＩＴＯ膜を採用することについて
(ア) 上記アのとおり，引用発明において制限抵抗を設けることは当業者
が容易に想到し得るとの審決の判断は誤りであるから，この判断を前提
としてされた，引用発明において，制限抵抗要素を設ける際に，制限抵
抗要素を構成する抵抗材料として画素電極と同一材料のＩＴＯ膜を採用
することも当業者が容易になし得るとの審決の判断も誤りである。
(イ) 前記(1)イのとおり，本件出願日当時，配線等には一般に金属材料が
用いられ，ＩＴＯ膜が利用されたのは，金属材料が使用できない特殊な
理由がある場合に限られていたのであるから，引用発明の保護用薄膜ト
ランジスタのゲートとドレインとの金属材料による接続について，あえ
てＩＴＯ膜を適用する契機や動機付けはない。
(ウ) 仮に引用発明において，甲２及び甲３に記載された技術を適用した
としても，当業者が相違点に係る本件訂正発明１の構成に想到すること
は容易ではない。
甲２及び甲３には，ＩＴＯ膜に関する記載はなく，ＩＴＯ膜を抵抗材
料として利用することは開示・示唆されていないし，ＩＴＯ膜のシート
抵抗が金属材料と比較して高いことが周知であったとしても ，前記(1)イ
のとおり，アクティブマトリクス型表示装置の分野において，ＩＴＯ膜
の高いシート抵抗は問題点ないし課題として認識されており，これを積
極的に利用して抵抗材料とすることに想到することは，困難である。
そして，本件訂正発明１は，相違点に係る構成を有することにより，
保護回路の薄膜トランジスタを保護し，過大な電圧を速やかに取り除く
ことができ，表示部の薄膜トランジスタ（駆動装置）の作製と同時に作
製することができるという引用発明から予測できない顕著な効果を奏す
る。
(3) 小括
以上のとおり，本件訂正発明１は，引用発明から容易に想到できるもので
はなく，また，同様の理由により，本件訂正発明２∼１０も引用発明から容
易に想到できるものではないというべきであるから，理由(1)に係る審決の認
定判断は誤りである。
２ 取消事由２（理由(2)に係る認定判断の誤り）
審決は，理由(2)において，本件訂正発明１は，本件明細書の発明の詳細な説
明に記載されているといえないから，本件明細書の特許請求の範囲の記載が特
許法旧３６条５項１号に規定する要件を満たしていないと認定判断し，本件訂
正発明２ないし１０についても，同様の認定判断をした。
しかし，審決の上記認定判断は，以下のとおり，誤りである。
(1) 審決は，①本件訂正発明１は，そのＩＴＯ膜と信号線の間に抵抗要素がな
いか，あっても，前記ＩＴＯ膜より抵抗値が小さいものであると考えられる
とした上で，②薄膜トランジスタのソース及びドレインの一方と該薄膜トラ
ンジスタのゲートを電気的に接続するＩＴＯ膜がその抵抗によって薄膜トラ
ンジスタに印加される過大な電圧を緩和するような発明（すなわち，前記Ｉ
ＴＯ膜が直接信号線に接続される発明や非常に小さい抵抗を介して接続され
る発明）は，本件明細書の発明の詳細な説明に記載されているといえないと
認定判断した。
しかし，審決の上記認定判断は，以下のとおり，誤りである。
ア 本件訂正発明１では，以下のとおり ， 該薄膜トランジスタのソース及び
「
ドレインの一方には，該薄膜トランジスタのゲートがＩＴＯ膜を介して電
気的に接続されるとともに，前記ＩＴＯ膜を通じて前記信号線からの電圧
が印加され」ることにより，たとえＩＴＯ膜と信号線との間に抵抗値の大
きな抵抗要素が存在したとしても，薄膜トランジスタに印加される過大な
電圧をＩＴＯ膜によって緩和することができるから，審決の前記①の認定
判断は誤りである。
本件明細書の図６（Ａ）では，信号線Ａと薄膜トランジスタのソース又
はドレインとの間にＩＴＯ膜（Ｒ２）が挿入されており，さらにＩＴＯ膜
（Ｒ２）から信号線Ａまでの間に他の抵抗要素Ｒ１が挿入されている。信
号線Ａから印加された過大な電圧は ，Ｒ１の抵抗成分によって電圧降下し ，
さらにＩＴＯ膜（Ｒ２）の抵抗成分によって電圧降下して薄膜トランジス
タのソース又はドレインに印加される。換言すれば，ＩＴＯ膜（Ｒ２）が
存在しなければ，Ｒ１とＲ２の間の点（ゲイトに伸びる線が分岐している
点。以下「Ｃ点 」という。 の電圧がそのまま薄膜トランジスタのソース又
）
はドレインに印加されるが，ＩＴＯ膜（Ｒ２）を設けることにより，Ｃ点
の電圧がＩＴＯ膜（Ｒ２）によって電圧降下され，薄膜トランジスタのソ
ース又はドレインに印加される。したがって，ＩＴＯ膜（Ｒ２）と信号線
Ａとの間に抵抗値の大きな抵抗要素Ｒ１が存在したとしても，薄膜トラン
ジスタのソース又はドレインに印加される過大な電圧は，Ｒ１による緩和
に加えて，必ずＩＴＯ膜（Ｒ２）によって緩和される。
イ 本件訂正発明１は，以下のとおり，本件明細書の発明の詳細な説明に
記載されているから，審決の前記②の認定判断は誤りである。
すなわち，本件明細書の発明の詳細な説明には，問題点として，ソース
・ドレイン間に過大な電圧がかかると薄膜トランジスタが破壊されること
が開示され（段落【０００８】 ，抵抗Ｒ１及びＲ２（ＩＴＯ膜の抵抗）を
）
選択することによって，Ｎチャネル型薄膜トランジスタのゲイト電圧およ
び，ソース・ドレイン間の電圧を適当な値となるように設計することが記
載されている（段落【００１７ 】 。そして，図６（Ａ）には，回路構成が
）
示されている。
図６（Ａ）の回路において，信号線Ａから印加された過大な電圧が，Ｒ
１の抵抗成分によって降下し，さらにＲ２の抵抗成分によって電圧降下し
て薄膜トランジスタに印加されることは，当業者であれば，当然に理解す
る。加えて ，本件明細書の発明の詳細な説明には，酸化錫・インジウム Ｉ
（
ＴＯ）が「抵抗性材料」であり，抵抗Ｒ２として機能する配線であること
が明記されている（段落【００３８ 】 。なお，薄膜トランジスタのソース
）
・ドレイン間の電位差Ｖを小さくすることにより，ソース・ドレイン間に
発生するジュール熱を減らすことができること，及びジュール熱によって
薄膜トランジスタの特性が劣化することは周知であったから，抵抗Ｒ２を
設けることによって保護回路の薄膜トランジスタのソース・ドレイン間の
電位差Ｖを小さくすることによって，ジュールネルを減らすことができ，
保護回路の薄膜トランジスタを保護する効果が得られることも，本件明細
書の発明の詳細な説明の記載から当業者が容易に理解することができる。
したがって，本件明細書の発明の詳細な説明には，信号線と薄膜トラン
ジスタのソース又はドレインとの間にＩＴＯ膜を設けることによって，薄
膜トランジスタのソース又はドレインに印加される電圧を低減させる発明
が開示されている。
(2) 審決は，本件明細書の段落【０００７ 】【０００８ 】及び【００１７】に
，
ついて，保護回路の保護及びジュール熱による素子の破壊について記載する
ものではないとし，また，段落【００２４】について，保護用薄膜トランジ
スタを保護することを記載するものの，Ｒ２の電圧降下分により保護用薄膜
トランジスタをジュール熱から保護することについて記載するものではない
と認定判断した。
しかし，以下のとおり，審決の上記認定判断は誤りである。
段落【０００７ 】及び【０００８ 】には ， 表示部の薄膜トランジスタ」で
「
はなく，単に「薄膜トランジスタ」と記載されており，その記載内容も，過
大な電圧によって薄膜トランジスタに不良が発生するという問題点を示すも
のであって，表示部の薄膜トランジスタのみでなく，過大な電圧が印加され
る薄膜トランジスタ全般に当てはまる。
また ，段落【０００９ 】にも ， 表示部の薄膜トランジスタ 」ではなく，単
「
に「薄膜トランジスタ」と記載されており，同段落における薄膜トランジス
タの保護とは ，表示部の薄膜トランジスタを保護することのみでなく ， 保護
（
回路に薄膜トランジスタを設けた場合に）保護回路に設けられた薄膜トラン
ジスタを保護することをも含むことは，当業者であれば，当然に理解する。
なお，段落【００２４】の記載からも，保護回路の薄膜トランジスタを保護
するという目的を読み取ることができる。
そうすると，薄膜トランジスタのゲイト電極に過大な電圧が印加されるこ
とを問題視する段落【０００７】に接した当業者は，保護回路の薄膜トラン
ジスタにおいても，ソース・ドレイン間に過大な電圧が印加されることが問
題になると理解する。
以上を前提として，段落【００１７】の記載及び図６（Ａ）の回路構成を
みれば，抵抗Ｒ１は，保護回路の薄膜トランジスタのゲート電極に印加され
る電圧を低減する効果及び保護回路の薄膜トランジスタのソース又はドレイ
ンに印加される電圧を低減する効果を有し，また，抵抗Ｒ２は，保護回路の
薄膜トランジスタのソース又はドレインに印加される電圧を低減する効果を
有することを理解することができる。
(3) 小括
以上のとおり，本件訂正発明１は，本件明細書の発明の詳細な説明に記載
されており，また，同様の理由により，本件訂正発明２∼１０も本件明細書
の発明の詳細な説明に記載されているというべきであるから ，理由(2)に係る
審決の認定判断は誤りである。
３ 取消事由３（理由(3)に係る認定判断の誤り）
審決は，理由(3)において，本件訂正発明１ないし１０は，これらの発明にお
ける保護回路がその機能を果たすための技術事項が，本件明細書の発明の詳細
な説明において，当業者が容易にその実施をすることができる程度に記載され
ているとはいえず，発明の詳細な説明の記載が特許法旧３６条４項に規定する
要件を満たしていないとの認定判断をした。
しかし，審決の上記認定判断は，以下のとおり，誤りである。
(1) 本件訂正発明１の保護回路は，薄膜トランジスタを有しており，薄膜トラ
ンジスタのソース又はドレインの一方には，ゲートがＩＴＯ膜を介して接続
されるとともに，ＩＴＯ膜を通じて信号線からの電圧が印加され，該薄膜ト
ランジスタのソース及びドレインの他方には，基準の電圧の配線が電気的に
接続されている。このため，本件訂正発明１は，静電気等による過大な電圧
が信号線に印加されても，保護回路を通じて過大な電圧を基準電圧の配線に
バイパスして取り除くことができ，過大な電圧によって表示部の薄膜トラン
ジスタが損傷されることを防止することができる。
また，本件明細書の発明の詳細な説明には，実施例２として，画素電極と
して形成されるＩＴＯ膜の一部を保護回路のゲートとソース及びドレインの
一方との接続に利用する態様が開示されており（段落【００６９】∼【００
７１ 】 ，当業者が本件訂正発明１のアクティブマトリクス型表示装置を製造
）
できるように記載されていることは明らかである。
なお，実際に保護回路を設計する場合は，薄膜トランジスタの特性，実施
される表示装置の仕様（画素のサイズ及び画素数）等を考慮して，表示部が
破壊されないよう保護回路全体の抵抗が設計され，抵抗として機能するＩＴ
Ｏ膜の抵抗は，その保護回路全体の抵抗の範囲内で保護回路の薄膜トランジ
スタの保護効果と過大な電圧を速やかに除去する効果のバランス等を考慮し
て決定される。
(2)ア 審決は，本件明細書の段落【００１７ 】の「一方 ，Ａ点における電位が
＋５０Ｖ以下であれば薄膜トランジスタは高い抵抗として機能し，電圧は
あまり低下しない。したがって，正常な信号電圧はバイパスされない 。 と
」
の記載について，Ａ点に４０Ｖの電圧が印加されると薄膜トランジスタが
導通するはずであるから，正常な信号電圧はバイパスされないことを可能
とする理由が不明である旨指摘する。
しかし，段落【００１７ 】には ， 薄膜トランジスタが導通しない 」とは
「
記載されておらず， 電圧はあまり低下しない」
「 との記載が示唆するように ，
薄膜トランジスタが導通することを前提としている。そして，薄膜トラン
ジスタが導通しても，抵抗Ｒ１によって電圧降下された電圧が薄膜トラン
ジスタのゲートに印加されるため，薄膜トランジスタのソース・ドレイン
間を流れる電流を小さくすることができ，結果として，薄膜トランジスタ
の抵抗を高くすることができる。
段落【００１７】は，抵抗Ｒ１及びＲ２を設けた保護回路の効果につい
て説明するものであるから，比較の対象としては，むしろ抵抗Ｒ１及びＲ
２を設けなかった場合におけるＡ，Ｂ間の抵抗と比較すべきである。抵抗
Ｒ１及びＲ２を設けなかった場合，Ａ点の電位が４０Ｖであったとしても ，
保護回路の薄膜トランジスタのゲートにはしきい値（５Ｖ）をはるかに上
回る電圧が印加され，抵抗Ｒ１及びＲ２を設けた場合よりも薄膜トランジ
スタの抵抗は小さくなり，Ａ，Ｂ間の抵抗は小さくなるのである。このよ
うに，保護回路に抵抗Ｒ１及びＲ２を設けることにより，正常な駆動電圧
がバイパスされる量を低減させることができるのである。
イ 審決は，段落【００１７】の「同じ効果を奏する保護回路は薄膜トラン
ジスタを利用しても作製することが可能である 。 という記載に依拠して，
」
本件訂正発明１のように薄膜トランジスタを用いた保護回路は ， （Ａ）
図９
のツェナーダイオードＤ１と同様の機能を果たすべく，Ａ点における電位
が＋５０Ｖ以上の時には，薄膜トランジスタが動作して，図６（Ａ）のＡ ，
Ｂ間の抵抗は，ほぼ，Ｒ１＋Ｒ２程度の低い抵抗となり，Ａ点における電
位が＋５０Ｖ以下の時には，Ａ，Ｂ間の抵抗は，Ｒ１＋Ｒ２に比べれば極
めて高い抵抗とならなければならないものであると認められるとし，図６
（Ａ）に示される回路では，Ａ点における電位が＋５０Ｖより小さい電位
のときも，そのＡ ，Ｂ間の抵抗は，Ｒ１＋Ｒ２程度の大きさであり， 高い
「
抵抗」であるとはいえないから，本件訂正発明１のように薄膜トランジス
タを用いた保護回路について，これが保護回路として機能するための事項
が記載されているとはいえない，と結論付けているが，これは本件明細書
の記載を誤解したものである。
段落【００１７】の「同じ効果を有する保護回路は薄膜トランジスタを
利用しても作製することが可能である。 という記載における「同じ効果 」
」
とは，その文脈上，段落【００１０】の保護回路は正常な駆動電圧は通過
させるが，過大な電圧は通過させず，適切にバイパスさせるという効果を
指すことは明らかである。
さらに，表示部への過大な電圧をバイパスするという，本件明細書に開
示された保護回路の基本的な目的からして，段落【００１０】の「正常な
駆動電圧は通過させるが，過大な電圧は通過させず，適切にバイパスさせ
る」との記載が，正常な駆動電圧は表示部に通過させるが，過大な電圧は
表示部に通過させず，適切にバイパスさせることを意味することも明らか
である。
(3) 小括
以上のとおり，本件訂正発明１ないし１０は，これらの発明における保護
回路がその機能を果たすための技術事項が，本件明細書の発明の詳細な説明
において，当業者が容易にその実施をすることができる程度に記載されてい
るというべきであるから，理由(3)に係る審決の認定判断は誤りである。
第４ 取消事由に係る被告の反論
審決の認定判断に誤りはなく，原告主張の取消事由はいずれも理由がない。
１ 取消事由１（理由(1)に係る認定判断の誤り）について
原告は，引用発明に甲２の技術を適用したとしても，相違点に係る本件訂正
発明１の構成を想到することは容易でない旨主張する。
しかし，原告の主張は，以下のとおり理由がない。
すなわち，甲２には，スイッチング素子である寄生ＭＯＳＦＥＴの両端に直
列抵抗が接続されること（４頁右下欄２０行∼５頁左上欄３行）及び抵抗Ｒｗ
が寄生ＭＯＳＦＥＴ２０と入力ボンデングパッド（ゲート）の間に設けられる
こと（第４図）が記載されており，このような回路構成によりＦＥＴを保護す
るという技術を，引用発明に適用すれば，相違点に係る本件訂正発明１の構成
に想到することになる。なお，引用発明において保護用薄膜トランジスタが低
インピーダンス化されていることは，保護用抵抗を直列に設けることの阻害要
因となるものではない。
また，原告主張の本件訂正発明１の効果は，当業者であれば予測可能なもの
である。すなわち，保護回路の薄膜トランジスタの保護は，甲２及び甲３に記
載されている保護技術から，過大電圧の速やかな除去は，ＩＴＯの有する抵抗
値の程度が周知であることから，保護回路の作成容易性は，例えば甲５に記載
されているように，配線をＩＴＯで作成する場合にこれを画素電極と同時に作
成することが周知であることから，いずれも予測可能である。なお，引用発明
も，甲２及び甲３に記載された技術も，半導体装置を静電気から保護する入力
保護回路に関するものであり，この意味において技術分野が異なるものではな
い。したがって，甲２，甲３の技術を引用発明に適用することができないとい
うことはない。
２ 取消事由２（理由(2)に係る認定判断の誤り）について
原告は，本件明細書の段落【０００７】及び【０００８ 】には ， 表示部の薄
「
膜トランジスタ」という記載は存在しないから，その記載内容は「表示部の薄
膜トランジスタ」に限られず，また，段落【０００９】の記載から，保護回路
に設けられた薄膜トランジスタを保護することも含むことは，当業者であれば ，
当然に理解するなどと主張する。
しかし，原告の主張は，以下のとおり理由がない。
すなわち，段落【０００７】の「これらの回路に共通の問題点は各駆動回路
と薄膜トランジスタとの間にサージ（静電気）電圧が発生した場合に，薄膜ト
ランジスタを保護するための回路が設けられていないことである。 との記載に
」
おける「これらの回路」とは，その直前の段落【０００３】∼【０００６】の
記載に係る図１∼図４記載の回路を指し，これらは薄膜トランジスタを保護す
るための回路が設けられていないことに照らせば，段落【０００７】の記載に
おける「薄膜トランジスタ」とは，表示部の薄膜トランジスタを意味し，同様
に，段落【０００８】の記載における「薄膜トランジスタ」も，表示部の薄膜
トランジスタを意味すると理解される。
そして，段落【０００９】の「薄膜トランジスタ」も，文脈から，段落【０
００７】及び【０００８】と同様に，表示部の薄膜トランジスタを意味すると
理解される。したがって，段落【０００９】の「薄膜トランジスタを保護する
ための回路」とは ， 表示部の薄膜トランジスタ 」
「 を保護する回路であって， 薄
「
膜トランジスタを保護するための回路」の「薄膜トランジスタ」を保護する回
路でないと合理的に理解される。
なお，段落【００１７】では，図６（Ａ）の回路におけるＲ１及びＲ２は，
除去すべき過大な電圧がＡ点に印加されたときに，薄膜トランジスタが動作す
るよう，保護用薄膜トランジスタのゲイト電極がそのしきい値電圧以上となる
ように設計する旨記載されており，保護用薄膜トランジスタの保護については
記載されていない。また，段落【００２４】では，保護用薄膜トランジスタの
保護について言及されているが，Ｒ１とＲ２の接続点の電位，すなわちゲイト
電圧を許容値以下にすることによって，薄膜トランジスタを保護することが記
載されているにとどまり，Ｒ２の電圧降下による保護やジュール熱からの保護
は記載されていない。
このように，本件明細書は，薄膜トランジスタの保護について，薄膜トラン
ジスタのゲイトとチャネル間が高電圧となることによるゲイト絶縁膜の破壊を
課題として記載しているが，ジュール熱による破壊について記載していない。
３ 取消事由３（理由(3)に係る認定判断の誤り）について
(1) 原告は，本件明細書の段落【００１７】の「同じ効果 」との記載は ，ツェ
ナーダイオードＤ１と同様の機能を意味するものではない旨主張する。
しかし，原告の上記主張は理由がない。
すなわち，段落【００１０ 】には ， 正常な駆動電圧は通過させるが ，過大
「
な電圧は通過させず，適切にバイパスさせる必要がある 。 と記載され ，この
」
機能を実現するものとして，段落【００１１】∼【００１６】にダイオード
を用いた保護回路が記載されている。そして，これらは，Ａ点の電位が過大
であるかどうかに応じて，ダイオードが「極めて高い抵抗」又は「低い抵抗 」
として機能することにより，Ａ点の電位を通過させ，あるいは，接地電位に
バイパスさせるものである。そうすると，段落【００１７】における「同じ
効果を有する保護回路は薄膜トランジスタを利用しても作成することが可能
である。 との記載によって ，図６（Ａ）において ，Ａ点の電位が過大である
」
かどうかに応じて，Ａ点とＢ点の間の抵抗が「極めて高い抵抗」又は「低い
抵抗 」となることにより ， 正常な駆動電圧は通過させるが ，過大な電圧は通
「
過させず，適切にバイパスさせる」ことを説明しているものと理解される。
しかるに，Ａ点の電位が，例えば５０Ｖと４０Ｖにおいて，それぞれの抵抗
値が１１Ｒ２と１１．４（≒１１＋３／７）Ｒ２では ，到底 ， 正常な駆動電
「
圧は通過させるが，過大な電圧は通過させず，適切にバイパスさせる」とい
う機能を果たすに足りるだけの抵抗値の差は認められない。
(2) また ，原告は，本件訂正発明１の保護回路は ，静電気による過大な電圧が
信号線に印加されても，保護回路を通じて過大な電圧を基準の電圧に配線に
バイパスして取り除くことができ，また，正常な駆動（信号）電圧は，電源
から大量の電流が供給されるので，表示部の薄膜トランジスタに供給するこ
とができると主張する。
しかし，原告の上記主張も以下のとおり理由がない。
すなわち，正常な駆動（信号）電圧は電源から大量の電流が供給されるこ
とを理由として，本件の保護回路が機能するとの点は，本件明細書に記載さ
れていない。そもそも，正常な駆動（信号）電圧は電源から大量の電流が供
給されることを理由として，本件の保護回路が機能するのであれば，本件明
細書の図６（Ａ）のＡ点とＢ点の間は，単に抵抗で接続されていれば足りる
のであって，ここに薄膜トランジスタを介在させる技術的意味はない。した
がって，段落【００１７】の「同じ効果を有する保護回路は薄膜トランジス
タを利用しても作成することが可能である。 との記載は，図６（Ａ）におい
」
て，Ａ点の電位が過大であるかどうかに応じて ，Ａ点とＢ点の間の抵抗が 極
「
めて高い抵抗 」又は「低い抵抗」となることにより， 正常な駆動電圧は通過
「
させるが，過大な電圧は通過させず，適切にバイパスさせる」ことを説明し
ている記載であると理解すべきである。
第５ 当裁判所の判断
当裁判所は，本件訂正発明１ないし１０は，これらの発明における保護回路
に係る課題解決のための技術事項が ，本件明細書の発明の詳細な説明において ，
当業者が容易にその実施をすることができる程度に記載されているとはいえ
ず，発明の詳細な説明の記載が特許法旧３６条４項に規定する要件を満たして
いないと判断する。その理由は，以下のとおりである。
１ 取消事由３（理由(3)に係る認定判断の誤り）について
本件訂正発明１∼４には「保護回路は，薄膜トランジスタを有し」との構成
が記載され，また，本件訂正発明５∼６は本件訂正発明１∼４を，本件訂正発
明７∼８は本件訂正発明１∼６を，本件訂正発明９∼１０は本件訂正発明１∼
８を，それぞれ引用していることに照らせば，本件訂正発明１∼１０はいずれ
も，薄膜トランジスタを用いた保護回路に係る発明である点で共通する。
そして，本件明細書の発明の詳細な説明欄には，後記のとおり，薄膜トラン
ジスタを用いた保護回路について従来生じていた課題を解決するための具体的
な技術手段として， Ｒ１とＲ２の抵抗値を選択して薄膜トランジスタのソース
「
・ドレイン間の電圧とゲート電極の電圧を適正な値に設定することにより，正
常な駆動電圧は表示装置に通過させるが，過大な電圧は通過させず，適切にバ
イパスさせる」とする技術事項が，本件訂正発明１∼１０のすべてに共通する
ものとして記載されている。
そうすると，本件においては，本件明細書の発明の詳細な説明欄の記載に，
上記の「Ｒ１とＲ２の抵抗値を選択して・・・正常な駆動電圧は表示装置に通
過させるが，過大な電圧は通過させず，適切にバイパスさせる」との技術事項
が，当業者にとって，発明を実施できる程度に，説明されているといえるか否
かが検討の対象となる。
(1) 本件明細書（甲７の２）の発明の詳細な説明の記載
ア 発明が解決しようとする課題等
(ア) 本件明細書の発明の詳細な説明には，産業上の利用分野，従来の技
術，発明が解決しようとする課題について，次の記載がある。
「 ０００１】
【
【産業上の利用分野】
本発明は，画素の存在する部分に薄膜トランジスタが存在し，これら
薄膜トランジスタが画素の駆動装置として機能する表示装置，およびこ
のような形態の表示装置を利用した各種装置に関する。
【０００２】
【従来の技術】
上記に列挙した表示装置は各画素ごとに薄膜トランジスタ等の駆動装
置が存在し，画素を制御するという，いわゆるアクティブマトリックス
方式を採用している。各画素に割り当てられる薄膜トランジスタの数は
図１に示されるものでは１個であり，また図２ないし図４に示されるも
のでは，２個もしくは必要によってはそれ以上の数の薄膜トランジスタ
が使用される。また，方式によっては，複数の画素を１つもしくはそれ
以上の数の薄膜トランジスタが使用される場合もある。いずれの場合で
も，各画素は縦方向と横方向に複数の信号線を配置し，これらの交点に
液晶素子のごとき電気光学素子を配置し，薄膜トランジスタによって，
縦横の信号線によって送られたデータをもとに電気光学素子を制御す
る。」
「 ０００７】
【
これらの回路に共通の問題点は各駆動回路と薄膜トランジスタの間に
サージ（静電気）電圧が発生した場合に，薄膜トランジスタを保護する
為の回路が設けられていないことである。特に，薄膜トランジスタのゲ
イト電極に高い電圧が加わると，ゲイト絶縁膜が破壊され，素子として
機能しなくなる。
【０００８】
また，薄膜トランジスタのソース・ドレイン間に過大な電圧がかかる
ことによっても，それはゲイト電極とチャネル形成領域との間の電圧が
大きくなり，間接的にゲイト絶縁膜の破壊につながるため，薄膜トラン
ジスタは大きなダメージを受け，場合によっては破壊に到る。このよう
な過大な電圧の源泉としては何らかの理由によって生じた静電気が主な
理由であり，電流量自体は決して大きくないことがほとんどであり，過
大な電圧が発生した場合には速やかに取り除くことが望まれる。
【０００９】
【発明が解決しようとする課題】
本発明は薄膜トランジスタを保護するための回路を適切な位置に適切
な作製方法によって設け，薄膜トランジスタを保護し，上記表示素子の
信頼性，寿命を高めることを目的とする 。」
(イ) 上記(ア)の記載によれば，本件明細書の発明の詳細な説明では，画
素を構成する電気光学素子（例えば，液晶素子）を薄膜トランジスタに
より制御するアクティブマトリクス型表示装置では，静電気等により表
示部の薄膜トランジスタのゲート電極に高い電圧がかかった場合や，薄
膜トランジスタのソース・ゲート間に過大な電圧がかかってゲート電極
とチャネル形成領域との間の電圧が大きくなった場合に，ゲート絶縁膜
が破壊され，素子として機能しなくなるという問題があったので，本件
訂正発明は，発生した過大な電圧を速やかに取り除く回路を適切な位置
に設けることによって，表示部の薄膜トランジスタを破壊から保護する
ようにしたもの，とされていることが理解できる。
イ 課題を解決するための手段
(ア) 本件明細書の発明の詳細な説明には，発明の課題を解決しようとす
る手段について，次の記載がある。
「 ００１０】
【
【課題を解決しようとする手段】
薄膜トランジスタの保護回路は，装置の表示部分の周辺に設けられる
ことが望まれ，また，表示部分の薄膜トランジスタの作製と同時に作製
されることが望まれる。さらに，正常な駆動電圧は通過させるが，過大
な電圧は通過させず，適切にバイパスさせる必要がある。薄膜トランジ
スタにおいて過大な電圧とは通常，ゲイト電圧のしきい値電圧の１０倍
程度であり，５０Ｖ以上を指すが，この値は薄膜トランジスタの構造に
よって大きく変化する。一方，通常の駆動電圧は，大きくてもゲイト電
圧のしきい値電圧の数倍であり，大抵の場合，１０∼４０Ｖであるが，
この値も薄膜トランジスタの構造によって大きく変化する。
【００１１】
以上のような条件を満たすために，本発明では，図５に示すように，
表示素子部とその周辺の駆動回路部に保護回路を設ける。保護回路とし
ては，例えば，図８および図９に示されるダイオードの持つツェナー特
性を利用して回路を用いることができる 。」
「 ００１７】
【
同じ効果を有する保護回路は薄膜トランジスタを利用しても作製する
ことが可能である。その例を図６および図７に示す。図６（Ａ）は，正
の過大電圧がかかったときにのみ動作して過大電圧をバイパスする回路
である。抵抗Ｒ１およびＲ２を選択することによって，Ｎチャネル型薄
膜トランジスタのゲイト電圧および，ソース・ドレイン間の電圧を適当
な値となるように設計する。例えば，Ｒ１／Ｒ２＝１０とすれば，図中
のＡ点における電位が（Ｂ点における電位を基準として）＋５０Ｖであ
るときに，ゲイトの電位を＋５Ｖとすることができる。そして，この薄
膜トランジスタのしきい値電圧が＋５Ｖならば，この薄膜トランジスタ
は動作し，ソース・ドレイン間に電流が流れる。Ａ点における電位が＋
５０Ｖ以上であれば，ゲイト電極の電位は＋５Ｖ以上であるので，薄膜
トランジスタは動作して，過大な電圧を除去する効果を示す。ここで，
薄膜トランジスタとして，Ｐチャネル型トランジスタとすれば，負の過
大電圧がかかった場合にのみ動作する。一方，Ａ点における電位が＋５
０Ｖ以下であれば，薄膜トランジスタは高い抵抗として機能し，電圧は
あまり低下しない 。したがって，正常な信号電圧はバイパスされない。」
「 ００２１】
【
図６は，Ｎチャネル型薄膜トランジスタもしくはＰチャネル型薄膜ト
ランジスタのどちらか一方を使用して構成された保護回路に関するもの
であった。Ｐチャネル型薄膜トランジスタとＮチャネル型薄膜トランジ
スタを両方とも用いることによっても図７に示すように保護回路を構成
することができる。図７（Ａ）を用いて，この方法による保護回路の基
本動作を説明する。
【００２２】
図６で示したものと同様に，適切な抵抗Ｒ１，Ｒ２を選択することに
よって，ソース・ドレイン間の電圧とゲイト電極の電位を適切な値にす
ることができる。例えば，Ｒ１／Ｒ２＝１０とすることによって，Ａ点
における電位が，Ｂ点を基準としたときに＋５０であったとすると，薄
膜トランジスタのゲイト電極の電圧はいずれも＋５Ｖとである。そして ，
薄膜トランジスタのうち，Ｎチャネル薄膜トランジスタであるＴ１のみ
がバイパスとして機能する。
【００２３】
逆に，Ａ点の電位が−５０Ｖであった場合には，両薄膜トランジスタ
のゲイト電極の電位は−５Ｖであるが，このときにはＰチャネル型薄膜
トランジスタであるＴ２のみがバイパスとして機能する 。図７ Ｂ） ，
（ は
以上の回路を組み合わせたものである。
【００２４】
このような方式を採用する場合には，保護回路で使用される薄膜トラ
ンジスタの耐圧が保護回路の耐圧を決定する。薄膜トランジスタにおい
て，ゲイト電極とソース電極との電圧の許容値が５０Ｖであれば，以上
の回路は±５００Ｖまでの電圧に対して耐えることができ，かつ，保護
回路として機能する。もちろん，抵抗の値を選択することによってこの
値を変えることは容易にできる。」
(イ) 上記(ア)の記載によれば，本件明細書の発明の詳細な説明では，①
保護回路は，装置の表示部分の周辺に設けられること及び表示部分の薄
膜トランジスタの作製と同時に形成されることが望まれること，②保護
回路は，正常な駆動電圧は通過させるが，過大な電圧は通過させず，適
切にバイパスさせる必要があること，③薄膜トランジスタにおいて過大
な電圧とは通常，ゲート電圧のしきい値電圧の１０倍程度であり，５０
Ｖ以上を指すが，この値は薄膜トランジスタの構造によって大きく変化
すること，④上記②のような効果を有する保護回路は，ダイオードの持
つツェナー特性を利用しても，薄膜トランジスタを利用しても構成する
ことができ，⑤図６の回路構成の場合，Ｒ１とＲ２の抵抗値を選択して ，
Ｎチャネル型薄膜トランジスタのゲート電圧及びソース・ドレイン間の
電圧を適当な値となるように設計することにより，保護回路が構成でき
ること，⑥保護回路は，図７のように，Ｐチャネル型薄膜トランジスタ
とＮチャネル型薄膜トランジスタを両方とも用いることによっても構成
でき，図６の保護回路と同様，適切な抵抗Ｒ１，Ｒ２を選択することに
よって，ソース・ドレイン間の電圧とゲート電極の電位を適切な値に設
定できることなどが，説明されているということができる。
ウ 保護回路の構成
(ア) 本件明細書の発明の詳細な説明欄には，保護回路を構成する抵抗Ｒ
１及びＲ２と薄膜トランジスタ並びに回路の動作に関する説明として，
次の記載がある。
「 ００２５】
【
図６および図７ではソース・ドレイン間の抵抗については何ら記述が
ないが，この値を考慮することはソース・ドレイン間の電圧を決定する
上で重要である。一般的な薄膜型トランジスタにおける値としては，例
えば，チャネル長が１０μｍ，チャネル幅が１０μｍのＮチャネル型薄
膜トランジスタで１０８∼１０１１Ωが得られている 。この値はかなり大き
いように思えるが ，抵抗率１０ ６Ω・ｃｍの高抵抗多結晶シリコン，ある
いはアモルファス（セミアモルファス）シリコンを用いて，長さ１０μ
ｍ，幅１μｍ，厚さ０．１μｍの線状体の抵抗は１０１２Ωとなり，上記
の薄膜トランジスタの抵抗はほとんど無視できる 。」
(イ) 上記記載によれば，保護回路の設計に当たって，薄膜トランジスタ
のソース・ドレイン間の抵抗値を考慮することが，ソース・ドレイン間
に印加される電圧を決定する上で重要であるとしつつも，実際には，薄
膜トランジスタのソース・ドレイン間の抵抗値１０ ８∼１０１１Ωと比べ
て，抵抗Ｒ１とＲ２の値を１０１２Ω程度とすることができるため，薄膜
トランジスタのソース・ドレイン間の抵抗値は無視できるとの説明がさ
れている。なお，段落【００１７ 】 【００２２】では，薄膜トランジス
，
タのゲートに印加される電圧は，Ｒ１とＲ２の抵抗値の比で決まると説
明されているが，その理由は，段落【００２５】の記載により，Ｒ１と
Ｒ２の抵抗値が薄膜トランジスタのソース・ドレイン間の抵抗値よりも
桁違いに大きく，後者は無視できるためであると理解できる。
(2) 判断
本件明細書の発明の詳細な説明欄の記載によれば， Ｒ１とＲ２の抵抗値を
「
選択して・・・正常な駆動電圧は表示装置に通過させるが，過大な電圧は通
過させず，適切にバイパスさせ」て，アクティブマトリクス型表示装置の表
示部を静電気等の高電圧による破壊から保護するという本件訂正発明の課題
を解決する手段が，具体的に説明されているとはいえないと解される。
その理由は，次のとおりである。
ア すなわち，本件明細書の発明の詳細な説明には，①薄膜トランジスタを
用いた保護回路が，保護回路として機能するためには，正常な駆動電圧は
通過させるが，過大な電圧は通過させず，適切にバイパスさせるものでな
ければならない，②本件明細書の説明では，図６，図７に示した回路構成
において，Ｒ１とＲ２の抵抗値を選択して薄膜トランジスタのソース・ド
レイン間の電圧とゲート電極の電圧を適正な値に設定することにより，こ
のような動作が可能とされている，③その理由は，Ｒ１とＲ２の抵抗値が
薄膜トランジスタのソース・ドレイン間の抵抗値よりも桁違いに大きく，
後者の抵抗が無視できるため，Ｒ１とＲ２の抵抗値の比で薄膜トランジス
タのゲートに印加される電圧が決まるためであるという事項が記載されて
いる。
しかし，薄膜トランジスタのソース・ドレインの抵抗を無視できるとい
うことは，薄膜トランジスタのゲートに電圧を印加して，これをオン・オ
フ状態を切り替えたとしても，Ｒ１及びＲ２を含めた保護回路全体の抵抗
値はほとんど変化しないことを意味する。そうすると，本件明細書の発明
の詳細な説明の記載事項によれば，アクティブマトリクス型表示装置の表
示部にかかる過大な電圧を速やかに取り除くという本件訂正発明の目的を
達成できないことは，明らかである。
イ これに対し，原告は，以下のとおり主張する。
まず，原告は，抵抗として機能するＩＴＯ膜の抵抗は，保護回路全体の
抵抗の範囲内で保護回路の薄膜トランジスタの保護効果と過大な電圧を速
やかに除去する効果のバランス等を考慮して決定されるのであり，本件明
細書の発明の詳細な説明には，当業者が容易にその実施をすることができ
る程度に，本件訂正発明の目的，構成及び効果が記載されている旨主張す
る。しかし ，本件明細書の発明の詳細な説明には，前記検討したほかには ，
保護回路を設計するために必要な具体的な指針や実施例の説明がなく，こ
れに接した当業者が，原告主張のような一般論のみに基づいて，前記の機
能を有する保護回路を容易に設計できるとも認められない。
また，原告は，本件明細書の段落【００６９】∼【００７１】には，実
施例２として，画素電極として形成されるＩＴＯ膜の一部を保護回路のゲ
ートとソース及びドレインの一方との接続に利用する態様が開示されてお
り，当業者が本件訂正発明のアクティブマトリクス型表示装置を製造でき
るように記載されていることは明らかであるとも主張する。しかし，実施
例２は，ＩＴＯ等の透明導電性材料の皮膜をスパッタ法により形成後，パ
ターニングを行って，表示部の画素電極と，表示部の周辺領域に設けられ
る保護回路の抵抗として機能する配線とを形成することを説明しているに
すぎず，このようにして形成されたものが保護回路に必要とされる上記の
機能を有することを裏付けるものではない。
ウ 原告の提出したシミュレーション結果について
(ア) シミュレーション報告書（甲１７）
上記シミュレーション報告書は，①保護回路のＲ１，Ｒ２の抵抗値を
１０ ２Ω∼１０ ５Ωに設定しているが，本件明細書の段落【００２５】の
説明では，Ｒ１，Ｒ２の大きさは１０１２Ω程度とされており，７桁も値
が異なる点，②薄膜トランジスタのソース・ドレイン間の抵抗が無視で
きず，Ｒ１とＲ２の抵抗値の比だけでは薄膜トランジスタのゲートに印
加される電圧は決まらないことを示しているが，これは，薄膜トランジ
スタのソース・ドレイン間の抵抗は無視でき，ゲートに印加される電圧
がＲ１とＲ２の抵抗値の比で決まるという本件明細書の段落 ００１７ 】
【
の説明と整合しない点，③仮定したパラメータの下での保護回路の電気
的特性を示したにすぎず，これがアクティブマトリクス型表示装置の表
示部の保護回路として機能するかどうかについて検討されていない点，
などにおいて，原告の主張を裏付けるものとはいえない。
のみならず，同シミュレーションの結果は，シミュレーションで仮定
したパラメータの下では，Ｒ１とＲ２の抵抗値の比だけでは薄膜トラン
ジスタを動作させる電圧が決まらないばかりか，薄膜トランジスタのソ
ース・ドレイン間の動作抵抗自体がゲートに印加する電圧に依存して大
きく変動し，逐一シミュレーションをしない限り，保護回路として機能
するか否かを確認できないことを示すものであり，かえって，本件明細
書の記載に基づいては，保護回路を設計できないことを示すものといえ
る。
(イ) 追加シミュレーション報告書（甲１８）
追加シミュレーション報告書は，①人体の静電気により高電圧が印加
されるとの前提で，Ｒ１とＲ２の抵抗値を変化させた場合の保護回路の
時間応答特性（過渡現象）を評価したものであるが，そもそも，保護回
路の時間応答特性の問題は，本件明細書に記載も示唆もされていない点 ，
②甲１９の１７４頁に記載されているように，人体モデルは，一般に，
１００ｐＦの容量と１．５×１０ ３Ωの抵抗との直列回路で表現される
が，追加シミュレーションでは，人体モデルを，抵抗を無視して１００
ｐＦの容量のみで表現しており，妥当なものとはいえない点，③本件明
細書の段落【００１０】の記載によれば，過大な電圧とされる値は，薄
膜トランジスタの構造によって大きく変化するとされているにもかかわ
らず，追加シミュレーションでは，過大な電圧の下限値を５０Ｖに設定
している点，④さらに，甲１８の図４から，電圧が５００Ｖから５０Ｖ
まで降下するまでの時間がＲ１の値に依存することが理解できるとこ
ろ，下限値が，例えば，４０Ｖと仮定して図４を参照すると，Ｒ１が１
０５Ωの場合，電圧降下に要する時間は ，図４に表示された時間範囲に収
まらないほど大きくなる点，などにおいて原告の主張を裏付けるものと
はいえない。
のみならず，追加シミュレーションの結果は，保護回路の時間応答特
性が，素子のパラメータの値や電圧の設定値によって大きく変動するこ
とを示しており，かえって，本件明細書の記載に基づいては，保護回路
を設計できないことを示すものといえる。
(3) 小括
その他，原告は理由(3)に係る審決の認定判断につき縷々主張するが，いず
れも理由がない。
以上のとおりであるから，理由(3)に係る審決の認定判断は，これを是認す
ることができる。原告主張の取消事由３は理由がない。
２ 結論
上記検討したところによれば ，「本件審判の請求は，成り立たない 。」とした
審決の結論は，理由(1)及び(2)に係る審決の認定判断の当否を検討するまでも
なく ，これを是認することができる 。よって，原告主張の取消事由１（理由(1)
に係る認定判断の誤り）及び取消事由２（理由(2)に係る認定判断の誤り ）につ
いて検討するまでもなく，原告の本訴請求は理由がないから，これを棄却する
こととし，主文のとおり判決する。
知的財産高等裁判所第３部
裁判長裁判官 飯 村 敏 明
裁判官 大 鷹 一 郎
裁判官 嶋 末 和 秀