平成10(行ケ)392審決取消請求事件

平成１０年（行ケ）第３９２号審決取消請求事件（平成１１年１２月８日口頭弁論
終結）
　　　　　　　　　　　　判　　　　　決
原　　　　　　告　　　　インターナショナル・レクティファイアー・コーポレイ
ション
代表者　　　　 【Ａ】
訴訟代理人弁理士　　　　【Ｂ】
同　　　　　　　　　　　【Ｃ】
同　　　　　　　　　　　【Ｄ】
同　　　　　　　　　　　【Ｅ】
被　　　　　　告　　　　松下電器産業株式会社
代表者代表取締役　　　　【Ｆ】
訴訟代理人弁理士　　　　【Ｇ】
同　　　　　　　　　　　【Ｈ】
　　　　　　　　　　　　主　　　　　文
特許庁が、平成９年審判第１０４８９号事件について、平成１０年７月３１日にし
た審決を取り消す。
訴訟費用は被告の負担とする。
　　　　　　　　　　　　事実及び理由
第１　当事者の求めた判決
１　原告
主文と同旨
２　被告
原告の請求を棄却する。
訴訟費用は原告の負担とする。
第２　当事者間に争いのない事実
１　特許庁における手続の経緯
　被告は、発明の名称を「インバータ装置の駆動回路」とする特許第１９９６０７
２号発明（昭和５８年９月２７日特許出願、平成７年１２月８日設定登録、以下
「本件発明」という。）の特許権者である。
　原告は、平成９年６月２０日、本件発明につき、その特許を無効とする旨の審判
の請求をした。
　特許庁は、同請求を平成９年審判第１０４８９号事件として審理した上、平成１
０年７月３１日、「本件審判の請求は、成り立たない。」との審決をし、その謄本
は、同年８月２７日、原告に送達された。
２　本件発明の要旨
　電力電源端子間に、第１スイッチング素子と第２スイッチング素子とを直列に接
続し、前記第１スイッチング素子の駆動信号端子に第１ドライブ部の一端を接続
し、前記第１ドライブ部のパワー端子をコンデンサを介して、前記第１・第２スイ
ッチング素子間の中点に接続すると共に、前記第１ドライブ部の他端を、周波数設
定部からの信号を受けて第１信号を発する制御回路部の端子に接続し、前記第２ス
イッチング素子の駆動信号端子に第２ドライブ部の一端を接続し、この第２ドライ
ブ部の電源端子に直流電源部を接続すると共に前記第２ドライブ部の他端を前記制
御回路部の第２信号を発する端子に接続し、前記直流電源部をダイオードを介して
前記第１ドライブ部のパワー端子と前記コンデンサとの間に接続し、前記ダイオー
ドを前記第２スイッチング素子が導通したときに前記コンデンサを充電する方向と
したインバータ装置の駆動回路。
３　審決の理由
　審決は、別添審決書写し記載のとおり、本件発明が、１１９８０年６月マサチュ
ーセッツ工科大学受領　【Ｉ】 「Power FETs in Switching Applications」（審決
甲第１号証、本訴甲第３号証、以下「引用例１」といい、そこに記載された発明を
「引用例発明１」という。）の２３図と同一であるか、引用例発明１から容易に想
到できるものである、２米国特許第４００２９３１号明細書（審決甲第２号証、以
下「引用例２」といい、そこに記載された発明を「引用例発明２」という。）及び
１９８０年６月オーム社発行エレクトロニクス文庫【Ｊ】「デジタル集積回路・デ
ザインの活用」（審決甲第３号証、以下「引用例３」といい、そこに記載された発
明を「引用例発明３」という。）に記載された発明に基づいて、当業者が容易に発
明をすることができたものである、とする請求人（本訴原告）の主張について、本
件発明が、引用例発明１と同一であるとも、引用例発明１～３に基づいて当業者が
容易に発明をすることができたともいえないから、請求人の主張する理由及び証拠
方法によっては、本件発明を無効とすることはできないとした。
第３　原告主張の審決取消事由の要点
　審決の理由中、本件発明の要旨の認定、請求人（本訴原告）の主張の認定、引用
例１～３の記載事項の認定、本件発明と引用例発明１との対比の一部（審決書７頁
１２～１７行）、前記請求人の主張２についての判断（同９頁７行～１０頁１２
行）は、いずれも認める。
　審決は、本件発明と引用例発明１との対比判断を誤った（取消事由１、２）もの
であるから、違法として取り消されなければならない。
１　対比判断の誤り１（取消事由１）
　審決は、引用例発明１について、「『単一の端子（Ｄｒｉｖｅ　Ｉｎｐｕｔ）に
入力された単一の信号から２つの信号を生成し、第１および第２のスイッチング素
子を駆動する』もの」（審決書７頁１８行～８頁１行）であると認定した上、
「『第１スイッチング素子を駆動する第１ドライブ部に入力する第１信号と第２ス
イッチング素子を駆動する第２ドライブ部に入力する第２信号とを別々の信号とし
た』ものではない。」（同８頁５～９行）と判断している。
　確かに、引用例発明１は、「単一の端子（ＤｒｉｖｅＩｎｐｕｔ）に入力された
単一の信号から２つの信号を生成し、第１および第２のスイッチング素子を駆動す
る」ものである。しかし、この観点からみれば、本件発明においても、制御回路部
は、周波数設定部から入力された単一の信号から第１及び第２の信号を生成して、
第１及び第２のスイッチング素子を駆動している点で、基本的に引用例発明１と何
ら変わりはない。もし、本件発明がこのような構成を有することによって、「第１
スイッチング素子を駆動する第１ドライブ部に入力する第１信号と第２スイッチン
グ素子を駆動する第２ドライブ部に入力する第２信号とを別々の信号とした」と認
定できるのであれば、引用例発明１もまた、「第１スイッチング素子を駆動する第
１ドライブ部に入力する第１信号と第２スイッチング素子を駆動する第２ドライブ
部に入力する第２信号とを別々の信号とした」ものであり、審決の上記判断は明ら
かに誤りである。　なお、引用例発明１は、周波数設定回路について言及していな
いが、ＭＯＳＦＥＴＱ１及びＱ２は、ドライブ入力（Ｄｒｉｖｅ　Ｉｎｐｕｔ）に
従ってオン／オフへ駆動されており、このドライブ入力が、３相インバータドライ
バの周波数を決定していることは極めて明らかであるから、このドライブ入力が、
周波数設定回路から与えられるということは技術常識を参酌することにより導き出
せるものであり、引用例発明１に記載されているに等しい事項である。
　したがって、審決が、上記判断を前提として、引用例発明１には、「本件発明の
構成要件『第１ドライブ部の他端を周波数設定部からの信号を受けて第１信号を発
する制御回路部の端子に接続し、・・・第２ドライブ部の他端を制御回路部の第２
信号を発する端子に接続する』・・・点は記載されていないばかりか示唆もされて
いない。」（審決書８頁１５行～９頁６行）と判断したことも誤りである。　な
お、本件明細書の特許請求の範囲には、２つのスイッチング素子へ印加する駆動信
号をともにオフにする期間を設ける旨の記載はない。また、発明の詳細な説明にお
いてもその旨の記載はなく、駆動信号を第１及び第２信号として与えているのは、
単に２つのスイッチング素子を交互にＯＮ－ＯＦＦするためにすぎないから、デッ
ドタイムを設けることに関する被告の主張は失当である。
　また、本件発明は、特にデュティ比の制御を意図したものではなく、技術思想た
る発明の構成からみれば、本件発明の構成と引用例１の図２３に記載された構成と
は全く同一であるから、デュティ比に関する被告の主張もまた失当である。
２　対比判断の誤り２（取消事由２）
　審決が、引用例発明１について、「Ｆｉｇ．２３の回路図から『第２スイッチン
グ素子に相当するＭＯＳＦＥＴＱ２が導通したときにコンデンサＣ１にダイオード
Ｄ１を介して充電される』こと、そして、『コンデンサＣ１を第１スイッチング素
子に相当するＦＥＴＱ１を駆動するドライブ部の電源として用いる』ことは読みと
ることはできない」（審決書８頁９～１５行）と判断したことは誤りである。　す
なわち、引用例１の図２３には、審決も認定するように、「直流電源＋１５Ｖがダ
イオードＤ１を介してトランジスタＱ４のコレクタ端子と一端がＭＯＳＦＥＴＱ１
およびＱ２が直列接続された中点に接続されたコンデンサＣ１との間に接続され
る」（審決書５頁９～１３行）点が示されている。そして、同図から明らかなよう
に、ダイオードＤ１の接続は、そのアノード側が直流電源＋１５Ｖに、そのカソー
ド側がコンデンサＣ１側に接続されるように方向付けされている。したがって、Ｍ
ＯＳＦＥＴＱ２がオフ状態とされ、ＭＯＳＦＥＴＱ１及びＱ２の中点の電位が上昇
すると、コンデンサＣ１の容量結合を介してダイオードＤ１のカソード電位が上昇
し、ダイオードＤ１のアノード電位以上となる。次に、ＭＯＳＦＥＴＱ２がオン状
態とされると、この中点の電圧が低下し、コンデンサＣ１は、ダイオードＤ１から
充電される。このように、引用例発明１には、ＭＯＳＦＥＴＱ２が導通するとき、
コンデンサＣ１が充電される方向にダイオードＤ１が接続されていることが明確に
開示されている。
　また、同図において、本件発明の直流電源部に対応する＋１５Ｖが、ダイオード
Ｄ１を介して第１のドライブ部のパワー端子に対応するトランジスタＱ４のコレク
タと、コンデンサＣ１との間に接続されており、この点において、引用例発明１と
本件発明との間に構成上の相違はない。そうすると、「コンデンサＣ１を第１スイ
ッチング素子に相当するＦＥＴＱ１を駆動するドライブ部の電源として用いる」こ
とは、引用例発明１に開示されている事項又は開示されているに等しい事項であ
る。
　したがって、審決が、引用例発明１に、「本件発明の構成要件の『第２ドライブ
部の電源端子に直流電源部を接続すると共に・・・直流電源部をダイオードを介し
て第１ドライブ部のパワー端子とコンデンサとの間に接続し、ダイオードを第２ス
イッチング素子が導通したときにコンデンサを充電する方向とした』点は記載され
ていないばかりか示唆もされていない。」（審決書８頁２０行～９頁６行）と判断
したことも誤りである。
　被告は、４か所の直流電源「＋１５Ｖ」が全て共通の電源であると断定できる根
拠がないと主張するが、前示本件発明の要旨においても、単に、「第２ドライブ部
の電源端子に直流電源部を接続する」と規定されるにすぎず、技術思想たる発明の
構成上、引用例発明１の回路と何ら変わるものではない。仮に、本件発明の実施例
のように、専用の直流電源が意図されるものだとしても、当業者であれば、引用例
１の図２３の回路を見て「＋１５Ｖ」の電源を共通にすることにより、必要に応じ
て容易に実施できる程度のものにすぎないのである。
第４　被告の反論の要点
　審決の認定判断は正当であって、原告主張の審決取消事由はいずれも理由がな
い。
１　取消事由１について
　引用例１（甲第３号証）の図２３には、電源端子ＶＢＵＳ及び接地の間に直列接
続されたＦＥＴＱ１及びＦＥＴＱ２を有し、単一のドライブ入力端子（Ｄｒｉｖｅ
　Ｉｎｐｕｔ）からトランジスタＱ６及びＦＥＴＱ５を経て入力されたドライブ信
号を、ＦＥＴＱ３及びトランジスタＱ４を経て一方のＦＥＴＱ１に印加し、抵抗Ｒ
２、コンデンサＣ２及びツエナーダイオードＺ５よりなる遅延回路及び２段のバッ
ファ回路を経て、他方のＦＥＴＱ２に印加するように構成したインバータ回路が示
されている。
この回路において、２つのスイッチング素子を駆動する２つの信号は、一方の信
号のＦＥＴＱ３における遅れを、他方の信号を遅延回路でタイミングを調整するこ
とで補正しているが、波形自体の幅を変化させておらず、あくまでも２つの信号が
同時に導通しないようにタイミングを調整しようとしているだけである。この考え
方は、ＦＥＴＱ３における遅れと遅延回路における遅れとが、常に同じであるとの
希望的前提に基づくものであり、実験段階でこそ成立する場合もあるが、多量生産
した場合には、部品のバラツキなどにより実験のようにうまくＦＥＴＱ３における
遅れと遅延回路における遅れが一致しないことも多々あり、上下貫通の発生が予測
されるから、工業的には全く実用的ではない。
　これに対し、本件発明は、直列接続された２つのスイッチング素子の同時導通を
回避するために、２つのスイッチング素子へ印加する駆動信号をともにオフにする
期間（Ｄ：デッドタイム）を設けたものである。すなわち、２つのスイッチング素
子へ印加する駆動信号を、第１信号及び第２信号として別個の信号により制御し、
２つの信号の波形自体の幅を変化させ、少々タイミングが狂っても、２つのスイッ
チング素子の同時導通が発生しない禁止帯（デッドタイム）を設け得る構成を採用
することによって、第１スイッチング素子と第２スイッチング素子が同時に導通す
る事態を確実に回避しているのである。
　そして、本件発明のように駆動信号を別個の信号により制御して発生させると、
パルス幅（デュティ比）を任意に制御することができ、かつ、各々の信号のデュテ
ィ比を相違させることも可能であり、直流電圧より交流電圧を発生させるインバー
タ回路の出力周波数及び出力電圧を調整することが可能となるのである。
　したがって、引用例１の図２３に記載された、インバータの２つのスイッチング
素子へ印加する駆動信号に係る審決の認定に誤りはない。
２　取消事由２について
　引用例１の図２３中に、直流電源「＋１５Ｖ」が４か所付されているが、これら
４か所の直流電源「＋１５Ｖ」の相互間には配線が施されていないので、これらが
全て共通の電源であると断定できる根拠がない。
　原告は、この点について、４か所の「＋１５Ｖ」に配線が施されていなくても、
電源を共通にすることは当業者であれば、必要に応じて容易に実施できる程度のも
のであると主張するが、ダイオードＤ１に印加される「＋１５Ｖ」が、浮動電源で
ある可能性を否定する記載は見当たらないから、原告の主張は引用例１を都合よく
解したものであって誤りである。
　したがって、引用例１の図２３に記載された、インバータの駆動回路の直流電源
に係る審決の認定に誤りはない。
第５　当裁判所の判断
１　取消事由１（対比判断の誤り１）について
　審決の理由中、本件発明の要旨の認定、請求人（本訴原告）の主張の認定、引用
例１～３の記載事項の認定、前記請求人の主張２についての判断（審決書９頁７行
～１０頁１２行）は、当事者間に争いがない。
　また、引用例１（甲第３号証）に、「ａ、電力電源ＶＢＵＳおよび接地の間に、
ＭＯＳＦＥＴＱ１およびＱ２が直列に接続される。ｂ、ＭＯＳＦＥＴＱ１のコント
ロールゲートがバイポーラトランジスタＱ４のエミッタに接続される。ｃ、抵抗Ｒ
１の一方端とバイポーラトランジスタＱ４のコレクタとがキャパシタＣ１を介して
ＭＯＳＦＥＴＱ１およびＱ２の間の中点に接続される。ｄ、ＭＯＳＦＥＴＱ３のコ
ントロールゲートが、トランジスタＱ５およびＱ６の間の中点に結合されて、かつ
ドライブ入力（Ｄｒｉｖｅ　Ｉｎｐｕｔ）を受けて、トランジスタＱ５およびＱ６
の間の中点からの出力信号がトランジスタＱ３のコントロールゲートに与えられ
る。ｅ、ＭＯＳＦＥＴＱ２のコントロールゲートが、カスケード接続された２段の
バッファの最終段バッファの出力信号を受けるように接続されている。ｆ、カスケ
ード接続された２段のバッファに十１５Ｖが接続されている。ｇ、カスケード接続
された２段のバッファの前段バッファの入力が、抵抗Ｒ２を介して、トランジスタ
Ｑ５およびＱ６の間の中点に接続される。ｈ、直流電源十１５ＶがダイオードＤ１
を介してトランジスタＱ４のコレクタ端子と一端がＭＯＳＦＥＴＱ１およびＱ２が
直列接続された中点に接続されたコンデンサＣ１との間に接続される。」（審決書
４頁１１行～５頁１３行）と記載されていること、本件発明と引用例発明１とが、
「『電力電源端子間に第１スイッチング素子と第２スイッチング素子とを直列に接
続すると共に、第１および第２のスイッチング素子を駆動する駆動回路を備えたイ
ンバータ装置の駆動回路。』である点で一致している」（同７頁１３～１７行）こ
とも、当事者間に争いがない。
これらの争いのない事実及び引用例１の図２３によれば、引用例発明１のインバ
ータ装置においては、ＭＯＳＦＥＴＱ１を制御するための、ＭＯＳＦＥＴＱ３、抵
抗Ｒ１及びバイポーラトランジスタＱ４を含むドライブ回路を、抵抗Ｒ４、トラン
ジスタＱ６及びＱ５を含む回路に接続し、ＭＯＳＦＥＴＱ２を制御するための、カ
スケード接続された２段のバッファを、抵抗Ｒ４、トランジスタＱ６及びＱ５、抵
抗Ｒ２を含む回路に接続することが認められ、ＭＯＳＦＥＴＱ１及びＱ２が、本件
発明の第１スイッチング素子及び第２スイッチング素子に、ＭＯＳＦＥＴＱ３、抵
抗Ｒ１及びバイポーラトランジスタＱ４を含むドライブ回路が、本件発明の第１ド
ライブ部に、カスケード接続された２段のバッファが、本件発明の第２ドライブ部
に、抵抗Ｒ４、トランジスタＱ６及びＱ５、抵抗Ｒ２を含む回路が、本件発明の制
御回路部に、それぞれ対応するものと認められる。
　そうすると、本件発明の「前記第１ドライブ部の他端を、周波数設定部からの信
号を受けて第１信号を発する制御回路部の端子に接続し、・・・前記第２ドライブ
部の他端を前記制御回路部の第２信号を発する端子に接続」という構成は、引用例
発明１に開示されているものといわなければならない。
　この点について審決は、引用例発明１が、「『単一の端子（Ｄｒｉｖｅ　Ｉｎｐ
ｕｔ）に入力された単一の信号から２つの信号を生成し、第１および第２のスイッ
チング素子を駆動する』もの」（審決書７頁１８行～８頁１行）であると認定した
上、「『第１スイッチング素子を駆動する第１ドライブ部に入力する第１信号と第
２スイッチング素子を駆動する第２ドライブ部に入力する第２信号とを別々の信号
とした』ものではない。」（同８頁５～９行）と判断している。
　しかし、前示本件発明の要旨においては、「第１スイッチング素子を駆動する第
１ドライブ部に入力する第１信号」と「第２スイッチング素子を駆動する第２ドラ
イブ部に入力する第２信号」とが、どのような信号等に基づいて生成されるもので
あるか、あるいは、当該第１信号と第２信号の具体的関係については全く規定がな
されていないから、引用例発明１における第１信号及び第２信号が、単に、単一の
端子に入力された単一の信号から生成されることを理由に、別々の信号ではないと
し、本件発明における第１信号と第２信号は別々の信号であるとすることは、本件
発明をそのように認定するための理論的根拠を欠くことが明らかである。
　また、この点について被告は、引用例１の図２３に記載された回路において、２
つの信号が同時に導通しないようにタイミングを調整しようとしても、多量生産し
た場合には、部品のバラツキなどにより実験のようにうまくＦＥＴＱ３における遅
れと遅延回路における遅れが一致しないことも多々あり、上下貫通の発生が予測さ
れるから、工業的には全く実用的ではないのに対し、本件発明は、直列接続された
２つのスイッチング素子の同時導通を回避するために、２つのスイッチング素子へ
印加する駆動信号をともにオフにする期間（デッドタイム）を設けたものであるか
ら、２つのスイッチング素子へ印加する駆動信号に係る審決の認定に誤りはないと
主張する。
　しかしながら、審決は、引用例１の図２３に記載された回路が、多量生産した場
合に実用的ではないことを理由に、引用例発明１のスイッチング素子へ印加する駆
動信号と本件発明のそれが相違すると判断したものでないことは明らかであるか
ら、被告の主張はそれ自体失当といわざるを得ない。しかも、本件発明において、
２つのスイッチング素子の同時導通を回避するために、２つのスイッチング素子へ
印加する駆動信号をともにオフにする期間を設けることは、その特許請求の範囲に
全く記載のない事柄であるから、被告の主張はこの点においても明らかに失当なも
のであり、到底、これを採用することはできない。
　したがって、審決が、上記判断を前提として、引用例発明１には、「本件発明の
構成要件『第１ドライブ部の他端を周波数設定部からの信号を受けて第１信号を発
する制御回路部の端子に接続し、・・・第２ドライブ部の他端を制御回路部の第２
信号を発する端子に接続する』・・・点は記載されていないばかりか示唆もされて
いない。」（同８頁１５行～９頁６行）と判断したことは、誤りといわなければな
らない。
２　取消事由２（対比判断の誤り２）について
前示の争いのない事実及び引用例１の図２３によれば、引用例発明１のインバー
タ装置においては、ダイオードＤ１のアノードが電源＋１５Ｖに接続され、そのカ
ソードがコンデンサＣ１に接続されており、本件発明の第２スイッチング素子に相
当するＭＯＳＦＥＴＱ２がオフ状態とされると、同じく第１スイッチング素子に相
当するＭＯＳＦＥＴＱ１及び前記Ｑ２の中点の電位が上昇し、コンデンサＣ１を介
してダイオードＤ１のカソード電位が上昇するものであり、次に、ＭＯＳＦＥＴＱ
２がオン状態とされると、この中点の電圧が低下し、コンデンサＣ１は、ダイオー
ドＤ１から充電されることとなるものと認められる。また、直流電源である＋１５
Ｖが、ダイオードＤ１を介して第１のドライブ部のパワー端子に対応するトランジ
スタＱ４のコレクタと、コンデンサＣ１との間に接続されており、前記のように充
電されたコンデンサＣ１が、ＭＯＳＦＥＴＱ１を駆動する電源として用いられると
ともに、同じく直流電源である＋１５Ｖが、カスケード接続された２段のバッファ
にも接続されるものと認められる。
　そうすると、引用例発明１では、本件発明の第２スイッチング素子に相当するＭ
ＯＳＦＥＴＱ２が導通したときに、コンデンサＣ１に、ダイオードＤ１を介して充
電されるものであり、このコンデンサＣ１が、本件発明の第１スイッチング素子に
相当するＦＥＴＱ１を駆動するドライブ部の電源として用いられるものであるこ
と、本件発明の第２ドライブ部に相当するカスケード接続された２段のバッファ
に、直流電源部が接続されていることが、いずれも明らかであるから、これを否定
する審決の認定（審決書８頁９～１５行、８頁２０行～９頁１行）は誤りといわな
ければならない。
被告は、引用例１の図２３中に、直流電源「＋１５Ｖ」が４か所付されている
が、これらの相互間には配線が施されていないので、これらが全て共通の電源であ
ると断定できる根拠がなく、浮動電源である可能性を否定する記載は見当たらない
と主張する。
　確かに、引用例発明１の直流電源「＋１５Ｖ」が全て共通の電源であることは明
示されていないが、１つの装置に対して同電位に設定され近傍に位置する複数の電
源を共通とすることは、通常、極めて容易に行われることであり、引用例発明１に
おいても、その「＋１５Ｖ」の電源を共通にすることは、当業者であれば、必要に
応じて適宜に実施できる程度のものにすぎないことが明らかであるから、被告の上
記主張を採用する余地はない。
　したがって、審決が、上記判断を前提として、引用例発明１に、「本件発明の構
成要件・・・『第２ドライブ部の電源端子に直流電源部を接続すると共に・・・直
流電源部をダイオードを介して第１ドライブ部のパワー端子とコンデンサとの間に
接続し、ダイオードを第２スイッチング素子が導通したときにコンデンサを充電す
る方向とした』点は記載されていないばかりか示唆もされていない。」（審決書８
頁１５行～９頁６行）と判断したことも誤りといわなければならない。
３　以上のとおり、審決における本件発明と引用例発明１との対比判断には、少な
くとも２か所の誤り（取消事由１、２）があり、これらの誤りが審決の結論に影響
を及ぼすことは明らかであるから、審決は取り消しを免れない。
　よって、原告の本訴請求は理由があるから、これを認容することとし、訴訟費用
の負担につき、行政事件訴訟法７条、民事訴訟法６１条を適用して、主文のとおり
判決する。
　　　東京高等裁判所第１３民事部
　　　　　裁判長裁判官 田中康久
　　　　　　　　裁判官 石原直樹
　　　　　　　　裁判官 清水　節