平成22(行ケ)10291審決取消請求事件

平成２３年５月１２日判決言渡 同日原本領収 裁判所書記官

平成２２年（行ケ）第１０２９１号 審決取消請求事件

口頭弁論終結日 平成２３年４月２８日

判 決

原 告 スパンション エルエルシー

訴訟代理人弁理士 深 見 久 郎

森 田 俊 雄

仲 村 義 平

竹 内 耕 三

堀 井 豊

酒 井 將 行

荒 川 伸 夫

佐 々 木 眞 人

大 西 範 行

被 告 特 許 庁 長 官

指 定 代 理 人 西 脇 博 志

北 島 健 次

廣 瀬 文 雄

田 村 正 明

主 文

原告の請求を棄却する。

訴訟費用は原告の負担とする。

この判決に対する上告及び上告受理の申立てのための付加期間を３０日

と定める。

事 実 及 び 理 由

第１ 原告の求めた判決

特許庁が不服２００７−１５６１８号事件について平成２２年４月２６日にした審決を取り消す。

第２ 事案の概要

本件は，特許出願に対する拒絶査定に係る不服の審判請求について，特許庁がした請求不成立の審決の取消訴訟である。争点は，手続違背の有無及び容易推考性の存否である。１ 特許庁における手続の経緯原告は，平成１４年９月１３日にされた特許出願（特願２００２−２６８６４３号，発明の名称「不揮発性メモリ回路および不揮発性半導体記憶装置」）について，出願人である富士通株式会社から「スパンション インク」へ，同社から原告への各出願人名義変更届を経て，特許を受ける権利を承継したが，平成１８年１０月２日付けで拒絶理由通知（甲１０）を受け，平成１８年１２月１２日付けで手続補正（甲７）をしたところ，平成１９年３月１５日付けで拒絶査定（甲８）を受けたので，平成１９年６月４日，拒絶査定に対する不服審判請求をするとともに，同日付けの手続補正（甲６）をした。特許庁は，上記審判請求を不服２００７−１５６１８号事件として審理し，平成年４月２６日，「本件審判の請求は，成り立たない。」との審決をし，その理由中で上記補正を却下した。そして，審決謄本は平成２２年５月１３日，原告に送達された。２ 本願発明の要旨平成１８年１２月１２日付け補正による請求項の数は１０であるが，そのうち【請求項１】は，次のとおりである（本願発明。下線部分は上記補正による補正箇所である。）。なお，原告は，本件訴訟において，本件不服審判請求とともにした補正の却下の適否については争っていない。【請求項１】

第１の端子，第２の端子および制御端子を有し，メモリセルアレイとは別に設け

られた複数の不揮発性メモリセルと，該複数の不揮発性メモリセルの第１の端子に対して所定レベルの電圧を印加するレベルシフト回路と，前記複数の不揮発性メモリセルの第２の端子にそれぞれ設けられた複数のスイッチ用トランジスタとを備えることを特徴とする不揮発性メモリ回路。３ 審決の理由の要点審決の理由の要点は，本件不服審判請求とともにした補正は新規事項の追加に当たるものとして却下すべきであり，そうすると，本願発明の要旨については，上記のとおり認められるが，本願発明は，周知技術を勘案することにより，特開平３−１５５６６７号公報（引用例１，甲１）に記載された引用発明に基づいて，当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができないというものである。本願発明と引用発明との一致点，相違点１及び２は次のとおりである。【一致点】

第１の端子，第２の端子及び制御端子を有し，複数の不揮発性メモリセルと，

該複数の不揮発性メモリセルの第１の端子に対して所定レベルの電圧を印加するレベルシフト回路と，前記複数の不揮発性メモリセルの第２の端子に設けられた複数のスイッチ用トランジスタとを備えることを特徴とする不揮発性メモリ回路。【相違点１】本願発明では，「メモリセルアレイとは別に設けられた複数の不揮発性メモリセル」であるのに対して，引用発明の「メモリアレイトランジスタ４０５−１−１ないし４０５−Ｎ−ｍ」はメモリセルアレイに設けられたものである点。【相違点２】本願発明では，「前記複数の不揮発性メモリセルの第２の端子」に「複数のスイッチ用トランジスタ」が「それぞれ設けられ」ているのに対して，引用発明は，複数の列のメモリアレイトランジスタ毎に「列セレクトトランジスタ１０４−１ないし１０４−ｍ」がそれぞれ設けられている点。相違点１について，不良アドレスを記憶する回路に不揮発性半導体メモリセルを用いることは，特開２００１−１８４８９２号公報（周知例１，甲２）及び特開平−２５８５９５号公報（周知例２，甲３）に記載されるように周知の技術事項である。ここで，不良アドレスを記憶する回路は，アドレスによって選択されるメモリセルアレイとは別に設けられる回路であるから，引用発明に記載された不揮発性メモリセルの構成を，周知の不良アドレスを記憶する不揮発性メモリセルに適用して，本願発明のごとく，「メモリセルアレイとは別に設けられた複数の不揮発性メモリセル」とすることは，当業者が容易に想到し得た事項である。相違点２について，一般に，メモリアレイの行及び列の数は必要とされる記憶容量に応じて適宜選択し得る設計事項であるから，不良アドレスを記憶する不揮発性メモリ回路のような比較的小さい容量のメモリ回路に引用発明を適用するに当たり，メモリアレイの行の数を減らし，メモリアレイトランジスタ４０５−１−１∼−１−ｍの１行のみを備える構成とすることは当業者が容易に想到し得た事項である。そして，引用発明において，メモリアレイトランジスタ４０５−１−１∼４０５−１−ｍの１行のみを備える構成とは，ｍ個のメモリアレイトランジスタ−１−１∼４０５−１−ｍに対して，ｍ個の列セレクトトランジスタ１０４−１∼１０４−ｍがそれぞれ設けられる構成にほかならない。よって，引用発明において，本願発明のごとく，「前記複数の不揮発性メモリセルの第２の端子にそれぞれ設けられた複数のスイッチ用トランジスタ」とすることは，メモリアレイトランジスタ４０５−１−１∼４０５−１−ｍの１行のみを備える構成とすることと同様に，当業者が容易に想到し得た事項である。

第３ 原告主張の審決取消事由

１ 取消事由１（手続違背）

審決は，特開平５−２５８５９５号公報（甲３）を周知例２として記載している。しかしながら，甲３は，その【図１】及び【図２】を一見しても，審決が主引用例とした引用例１（甲１）よりも多く本願発明の構成を備えた発明が記載されており，本来，主引用例とされるべきものであった。したがって，原告に対して，甲３を主引用例とする拒絶理由が通知され，これを十分に考慮した上での補正及び反論の機会が与えられるべきであるのに，甲３は，審査段階における拒絶理由通知（甲１０）には記載されず，拒絶査定（甲８）においても，主引用例でも副引用例でもなく単なる周知例として文献番号のみが記載され，審決もこれを周知例２として記載して，拒絶査定を維持した。このように，審決は，審査段階における拒絶理由通知の懈怠を見落とし，原告に対して甲３を引用例とする拒絶理由通知を行わなかったものであり，特許法１５９条２項が準用する同法５０条に反する。

２ 取消事由２（相違点１に関する判断の誤り）

審決は，「引用発明に記載された不揮発性メモリセルの構成を，周知の不良アドレスを記憶する不揮発性メモリセルに適用して，本願発明のごとく「メモリセルアレイとは別に設けられた複数の不揮発性メモリセル」とすることは，当業者が容易に想到し得た事項である。」（１１頁６行∼１０行）と判断するが，次のとおり誤りである。

(1) 原告は，平成１８年１２月１２日付けの手続補正（甲７）により，請求項

に「メモリセルアレイとは別に設けられた複数の不揮発性メモリセル」という限定を含めたのであり，「メモリセルアレイとは別に設けられた複数の不揮発性メモリセル」という構成は，あくまでも一体不可分として扱われるべきである。しかるに，審決は，引用例１に記載のメモリセルアレイに設けられた不揮発性メモリセルを有する発明を引用発明に選択し続けており，引用文献が不適切である。

(2) 引用例１に記載された不揮発性メモリセルは，メモリセルアレイ内の他の

行列状に配列されたメモリセルトランジスタ（メモリアレイトランジスタ）４０５−Ｎ−ｍ等と集合的に配置され一体不可分のものであり，本願発明の構成を知った上でそのうち１部分を都合よく抜き出すことは許されない。また，引用例１には，メモリセルトランジスタの１部分を抜き出すような示唆も無い。メモリセルアレイ内のトランジスタをわざわざメモリセルアレイとは別に配置することは，引用例１（甲１）と周知例１（甲２）からは，当業者にとって容易であるとはいえない。また，そのようなことが，出願時の技術常識であるともいえない。なお，周知例２（甲３）については，上記１で主張したとおり，これを主引用例とする拒絶理由が原告に通知されておらず，補正，反論の機会が与えられていないので，審決取消訴訟における進歩性の判断において考慮されるべきではない。

３ 取消事由３（相違点２に関する判断の誤り）

審決は，「メモリアレイの行を減らし，メモリアレイトランジスタ４０５−１−∼４０５−１−ｍの１行のみを備える構成とすることは当業者が容易に想到し得た事項である。」（１２頁１６行∼１８行）と判断している。しかしながら，メモリセルアレイの行及び列の数は，複数であるのが当業者の技術常識である。これは，引用例１に，第１図の説明として「複数個の行ライン１０−１ないし１０１−Ｎ及び複数個の列ラインすなわち「ビットライン」１０２−乃至１０２−ｍを有している」（５頁右上欄８行∼１１行）と記載されていることからも明らかである。したがって，メモリセルトランジスタ（メモリアレイトランジスタ）を単数の行に変形することは，当業者の技術常識から逸脱するような変形であり，必要に応じて適宜選択し得る設計事項とはいえない。また，引用例１の

第４図にも，少なくとも３行×３列の構成が開示されているところ，この行列状に

配置された複数の不揮発性メモリセルは，個別に切り離せるものではなく一体不可分として扱われるべきものである。したがって，メモリセルアレイのうちから１行のみを抽出すること，すなわち，列セレクトトランジスタ１０４−１∼１０４−ｍに対応するｍ列のメモリセルトランジスタの各列から１つずつのメモリセルトランジスタを抽出することは容易であるとはいえない。当業者の技術常識に鑑みても，行を１行のみとすることは，行選択に関連する周辺回路が不要となり回路が大幅に変更となる。このような回路はもはやメモリセルアレイとはいえず，当業者が引用例１から容易に想到するものとはいえない。審決は，引用例１に記載された行列状に配列されるメモリセルトランジスタを１行のみとしてメモリセルアレイ外に配置することについての想到容易性の検討を看過して判断を行なったものであり，誤っている。

第４ 被告の反論

１ 取消事由１に対し

平成１８年１０月２０日付けの拒絶理由通知に対応して，平成１８年１２月１２日付けの手続補正により，「複数の不揮発性メモリセル」を「メモリセルアレイとは別に設けられた複数の不揮発性メモリセル」とする補正（下線部分は補正箇所）がされ，「複数の不揮発性メモリ」に対して「メモリセルアレイとは別に設けられた」ものであるという構成が付加されたことから，拒絶査定及び審決で，甲３を，専ら補正により加えられた，不揮発性メモリが「メモリセルアレイとは別に設けられた」ものであるという構成が周知技術であることを示すために用いているのである。このように，拒絶査定及び審決は，本件出願日前における当業者の技術水準を示すために甲３を例示しているにすぎないものであるから，甲３が主引用例とされるべきという，

（原告の主張）

は誤りである。また，拒絶査定及び審決が，甲３を実質的に主引用例や副引用例，すなわち，新たな先行技術文献として扱っていないことは明らかであって，新たな拒絶理由通知をせずに審決をしたことに誤りはない。

２ 取消事由２に対し

(1) 本願発明の「メモリセルアレイとは別に設けられた複数の不揮発性メモリ

セル」とは，単に「複数の不揮発性メモリセル」が「メモリセルアレイとは別に設けられ」ていることを述べているにすぎないものであるから，「メモリセルアレイとは別に設けられた複数の不揮発性メモリセル」という構成を一体不可分として扱わなければならないという

（原告の主張）

は，合理的根拠を欠くものである。そもそも，「メモリセルアレイとは別に設けられた」という構成は，平成１８年月１２日付けの手続補正によって加えられたものであって，原告自らも，出願時には，「メモリセルアレイとは別に設けられた複数の不揮発性メモリセル」という用語を一体不可分なものとして扱ってはいない。さらに，上記手続補正と同日付けで提出された意見書（甲１２）の記載からすると，「不揮発性メモリセル」が「メモリセルとは別に設けられた」ものであることは，本件出願の【図４】に記載された簡単なブロック図を根拠とする程度のものであり，また，この意見書における他の部分や審判請求書を参照しても，「メモリセルアレイとは別に設けられた複数の不揮発性メモリセル」という構成を一体不可分の構成であると扱わなければならないことを窺わせる記載は一切ない。したがって，「メモリセルアレイとは別に設けられた複数の不揮発性メモリセル」が一体不可分であるという

（原告の主張）

は失当であり，メモリセルアレイに設けられた不揮発性メモリセルを有する発明を引用発明とした審決に誤りはない。

(2) 相違点１について審決で判断しているのは，引用発明の不揮発性メモリセ

ルの構成を，周知の不良アドレスを記憶する不揮発性メモリ回路のメモリセルという用途に用いることの容易想到性についてであり，メモリセルアレイの一部分を抜き出すこととは，そもそも無関係であるから，

（原告の主張）

は審決を正解しないものである。不良アドレスを記憶する回路に不揮発性半導体メモリセルを用いることは，審決で示した周知例１（甲２）及び周知例２（甲３）のほかにも，特開平７−２５４２号公報（乙１），特開２００１−１４８８３号公報（乙２），特開２０００−号公報（乙３）に記載されるように，当業者が普通に行ってきた事項であるから，当業者であれば，引用発明の不揮発性メモリセルの構成を，周知の不良アドレスを記憶する不揮発性メモリ回路のメモリセルに用いることを直ちに察知し得た。そして，「不良アドレスを記憶する回路」は，「アドレスによって選択されるメモリセルアレイ」とは別に設けられる回路であるから，引用発明の不揮発性メモリセルの構成を，周知の不良アドレスを記憶する回路の不揮発性メモリセルとして用いた場合には，「メモリセルアレイ内のトランジスタをメモリセルアレイとは別に配置する」ことになることは当業者にとって自明なことであり，「メモリセルアレイ内のトランジスタをメモリセルアレイとは別に配置する」ことに特段の困難性がないことは明らかである。なお，上記１で主張したとおり，拒絶査定及び審決は，甲３を周知技術が記載された文献として用いているのであり，これを進歩性判断において考慮することに誤りはない。

３ 取消事由３に対し

岩波情報科学辞典（乙４）には，「メモリーアレイ」の項目に，「メモリーセルアレイまたは記憶アレイ，記憶セルアレイともよぶ。メモリーセルを行方向，列方向または行列方向に規則的に配列したメモリー。」と記載されており，メモリセルアレイには，メモリセルを行列方向に配列したもの，すなわち，行及び列の数が複数であるものに加えて，行方向に配列したもの，すなわち，１行に配列されたメモリが含まれることが明記されている。また，１行に配列されたメモリセルからなるメモリ回路は，周知例１（甲２）及び特開２０００−３１５３９５号公報（乙３）に記載されるように周知であり，１行に配列されたメモリセルからなるメモリ回路は，当業者の技術常識である。また，引用例１には，第４図に記載された回路が少なくとも３行×３列でなければならない（３行×３列未満では動作しない）などということは記載されていないから，１行にすることも可能である。審決は，相違点２について，引用発明の不揮発性メモリ回路を１行のみのものに変形することが容易想到と判断しているのであり，引用発明の不揮発性メモリ回路から１行のみを切り離して抽出することについての判断はしておらず，切り離して抽出することが容易であるか否かは審決と無関係な事項である。原告は，行を１行にした場合における周辺回路の変更の困難性についてことさら主張するが，一般に，メモリの行数及び列数は，当該メモリの用途に応じて異なるため，メモリの行数及び列数を適宜選択し，周辺回路をそれに応じたものとすることは，当業者がメモリの設計段階において通常行っていることである。

第５ 当裁判所の判断

１ 本願発明について

平成１８年１２月１２日付け補正による本願明細書及び図面（甲４，５，７）によれば，本願発明について次のとおり認められる。本願発明は，不揮発性メモリ回路及び不揮発性半導体記憶装置，特に，不揮発性半導体記憶装置の冗長アドレス記憶回路として使用する不揮発性メモリ回路に関するものである（段落【０００１】）。フラッシュメモリ等の不揮発性半導体記憶装置においては，不揮発性メモリ回路が使用されているが，従来技術の不揮発性メモリ回路では，各メモリセルに対してレベルシフト回路等を設ける必要があったため，不揮発性半導体記憶装置の記憶容量の増大に伴って，不揮発性メモリ回路の占有面積が増大するという課題を有していた（段落【０００２】，【００１３】∼【００】）。そこで，本願発明では，複数のメモリセルに対してレベルシフト回路を設けることで（段落【００１８】），不揮発性メモリ回路の占有面積が低減されるという効果を奏するものであり（段落【００１７】），そのような不揮発性メモリ回路がメモリセルアレイとは別に設けられる（【請求項１】）という構成を含むものである。

２ 引用発明について

引用例１（甲１）によれば，引用発明は，フラッシュ消去ＥＥＰＲＯＭメモリ等のメモリ装置に関するものであって（４頁右下欄１０行∼１２行），メモリ装置中のメモリセルアレイに，複数の行ライン（１∼Ｎ）と複数の列ライン（１∼ｍ）に沿ってメモリセルトランジスタ（４０５−１−１∼４０５−Ｎ−ｍ）が配置されるとともに，行ラインを選択して書込み電圧ＶＰＰをメモリセルトランジスタのソースに印可するトランジスタ４４３と，列ラインごとにメモリセルトランジスタのドレインに接続される列セレクトトランジスタ（１０４−１∼１０４−ｍ）が備えられた構成を有する（８頁右上欄２行∼７行，９頁左下欄６∼１７行）ものと認められる。

３ 取消事由１（手続違背の有無）について

原告は，引用例１よりも特開平５−２５８５９５号公報（甲３）記載の発明の方が本願発明の構成を多く備えているから，甲３が主引用例とされるべきであり，その甲３を引用例とする拒絶理由通知がされなかったことは違法である旨主張する。しかしながら，

（原告の主張）

は，甲３記載の発明が本願発明のいかなる構成を備えているかに関する具体的な主張を欠いている。また，進歩性を否定する根拠となる発明が記載された公知文献は，一つに限定されるものではなく，複数存在し得るのであって，他に公知文献として引用するのにふさわしい文献が存在するかどうかは，審決が引用した公知文献に基づく進歩性の判断やその手続の適法性に影響を及ぼすものではない。したがって，仮に，審決の引用例１以外に公知文献として引用するのにふさわしい文献が存在するとしても，当該文献を引用例とする拒絶理由を通知する必要はない。

（原告の主張）

は，審決が甲３に開示された技術的事項に多く影響を受けたとの趣旨のものかもしれないが，審決が引用例１を主たる公知文献として取り上げた以上，訴訟では，これに基づく本願発明の進歩性判断の誤りについて審理判断されれば足りるものであるから，

（原告の主張）

は理由がない。さらに，審決は，「不良アドレスを記憶する回路に不揮発性半導体メモリセルを用いること」が周知の技術事項であることを例示する文献として，周知例１とともに甲３を掲げているところ，「不良アドレスを記憶する回路に不揮発性半導体メモリセルを用いること」は，上記の２文献以外にも，特開平７−２５４２９８号公報（乙１），特開２００１−１４８８３号公報（乙２），特開２０００−３１５３９号公報（乙３）に記載されるように，本件出願当時，周知技術であったと認められる。審決では，甲３は，周知技術が記載された文献として例示されたにすぎないものであって，引用例として用いられたものとは認められないから，甲３を引用例とする拒絶理由通知がされなかったことに違法はない。以上のとおり，取消事由１は理由がない。

４ 取消事由２（相違点１に関する判断の当否）について

(1) 原告は，「メモリセルアレイとは別に設けられた複数の不揮発性メモリセ

ル」という請求項１の構成は一体不可分として扱われるべきであり，審決が，メモリセルアレイに設けられた不揮発性メモリセルを有する発明を引用発明とすることは不適切であるなどと主張する。しかしながら，本願発明の「メモリセルアレイとは別に設けられた」との構成は，平成１８年１２月１２日付けの補正により加えられたものであるし，本願明細書及び図面，上記補正と同時に提出された意見書（甲１２）にも，「メモリセルアレイとは別に設けられた複数の不揮発性メモリセル」が一体不可分の構成であることを窺わせる記載は認められない。また，技術的観点からみても，「メモリセルアレイとは別に設けられた」との構成を付加することによって，「複数の不揮発性メモリセル」の配置場所又は用途を限定したものと解されるのであって，この構成の有無によって「複数の不揮発性メモリセル」自体の構成が変更される関係にはないから，「メモリセルアレイとは別に設けられた複数の不揮発性メモリセル」という構成を一体不可分のものとして判断すべき理由はない。したがって，原告の上記主張は採用することができない。

(2)ア 原告は，引用例１に記載された不揮発性メモリセルは，メモリセルアレ

イ内の他の行列状に配列されたメモリセルトランジスタ４０５−Ｎ−ｍ等と集合的に配置され一体不可分のものであり，本願発明の構成を知った上でそのうち１部分を都合よく抜き出すことは許されないと主張する。しかしながら，審決が相違点１について判断しているのは，引用発明の不揮発性メモリセルの構成を，周知の不良アドレスを記憶する不揮発性メモリ回路のメモリセルという用途に用いることの容易想到性についてであり，メモリセルアレイからメモリセルトランジスタの一部分を抜き出すことの容易想到性を論じているものではないから，

（原告の主張）

は失当である。イ 原告は，メモリセルアレイ内のトランジスタをわざわざメモリセルアレイとは別に配置することは，引用例１（甲１）と周知例１（甲２）からでは，当業者にとって容易であるとはいえず，また，そのようなことは，出願時の技術常識であるともいえないと主張する。しかしながら，引用例１には「ソース，ドレインおよび制御ゲートを有するメモリアレイトランジスタ（メモリセルトランジスタ）４０５−１−１乃至４０５−Ｎ−ｍ」を備える「フラッシュ消去ＥＥＰＲＯＭメモリ」が記載されており，引用例の「電気的に消去可能な書込可能リードオンリーメモリ（ＥＥＰＲＯＭ）は従来公知である。ＥＥＰＲＯＭは，その他のメモリ装置と同様に，複数個のメモリセルを有しており，その各メモリセルは単一の二進デジット（ビット）を格納することが可能である。各セル内に格納される二進値は，該セルを形成するＭＯＳトランジスタのフローティングゲート上に適宜の電荷をのせることによって論理０か論理１へプログラム即ち書込みされる。」（４頁右下欄１４行∼５頁左上欄２行）等の記載を参照すれば，このメモリセルトランジスタが，それぞれプログラム可能で，各々が単一の二進デジット（ビット）を格納することが可能な「不揮発性メモリセル」として機能するものであることは，当業者であれば直ちに認識し得ることである。そして，「不良アドレスを記憶する回路に不揮発性半導体メモリセルを用いること」が周知技術であることは，上記３で説示したとおりであり，この「不良アドレスを記憶する回路」が，アドレス指定により選択されて読取りや書込みが行われる通常のメモリセルアレイとは別に設けられた回路であることは自明であるから，引用発明の不揮発性メモリセルの構成を，周知の不良アドレスを記憶する回路のメモリセルとして用いて，相違点１に係る本願発明の構成とすることは，当業者にとって容易に想到し得るものと認められる。したがって，相違点１に関する審決の判断に誤りはない。以上のとおり，取消事由２も理由がない。

５ 取消事由３（相違点２に関する判断の当否）について

原告は，メモリセルアレイの行及び列の数は複数であるのが当業者の技術常識であることなどから，メモリセルアレイの行を減らして１行とすることは当業者にとって容易であるとはいえず，相違点２に関する審決の判断は誤りである旨主張する。しかしながら，審決は，引用発明の不揮発性メモリセルの構成について，その用途を変更し，周知の不良アドレスを記憶する不揮発性メモリ回路のメモリセルとして用いることが容易であるという相違点１に関する判断を前提として，相違点２について，「不良アドレスを記憶する不揮発性メモリ回路のような比較的小さい容量のメモリ回路に引用発明を適用するに当たり，…行の数を減らし，…１行のみを備える構成とすることは当業者が容易に想到し得た」と判断した，すなわち，用途が変更された場合における行を減らすことの容易性について判断したものであり，メモリセルアレイとしての用途のままで行を減らすことの容易性を判断したものではない。したがって，原告の上記主張は理由がない。そして，引用発明の不揮発性メモリセルの構成を，不良アドレスを記憶する不揮発性メモリ回路のメモリセルとして用いる場合は，通常のメモリセルアレイ（アドレスで選択して記憶情報を読み出す周知のメモリセルアレイ）として用いるものではないから，不良アドレスを記憶する不揮発性メモリ回路のメモリセルとして用いるための適宜の改変は当然に行われるものであり，メモリセルの配置等が，通常のメモリセルアレイで採用される場合と必ずしも等しくなるものではない。また，周知例１（甲２）において，【図１】とともに，「〔第１の実施の形態〕図１に，この発明の不揮発性半導体メモリ装置の第１の実施の形態を示す。この第１実施形態のメモリ装置は，不良アドレスラッチ回路ＡＬＣ０,ＡＬＣ１,ＡＬＣ２とメモリセルＭ０,Ｍ１,Ｍ２を備える。このメモリセルＭ０,Ｍ１,Ｍ２は，制御ゲートがワード線ＷＬに接続されており，ソースがソース線ＳＬに接続されている。 (段落…」 【０】)と記載され，不良アドレスを記憶するための，１行に配列されたメモリセルＭ０,Ｍ１,Ｍ２からなる不揮発性半導体メモリ装置が開示されているように，不良アドレスを記憶する不揮発性メモリ回路として，メモリセルを一行に配列することは格別なことではない。したがって，一般に記憶容量の大容量化が求められる通常のメモリセルアレイの行及び列の数は複数であるのが当業者の技術常識であるとしても，不良アドレスを記憶する不揮発性メモリ回路のメモリセルを配置する際に行の数を減らして１行とすることは，当業者にとって容易になし得ることといえる。このようにして，引用発明の不揮発性メモリセルである不揮発性トランジスタが行に配列された構成（不揮発性トランジスタ４０５−１−１∼４０５−１−ｍの行のみを備える構成）を採用した場合，必然的に，ｍ個の不揮発性メモリセル４−１−１∼４０５−１−ｍに対して，ｍ個の列セレクトトランジスタ１０４−∼１０４−ｍがそれぞれ設けられることになる。したがって，相違点２に係る本願発明の構成とすることは，当業者が容易に想到し得た事項であるとする審決の判断に誤りはない。以上のとおり，取消事由３も理由がない。

第６ 結論

以上のとおりであるから，原告主張の取消事由はいずれも理由がない。よって，原告の請求を棄却することとして，主文のとおり判決する。知的財産高等裁判所第２部裁判長裁判官塩 月 秀 平裁判官清 水 節裁判官古 谷 健 二 郎