ホーム > 特許ランキング > サンライズ メモリー コーポレイション > 2022年 > 出願公開一覧
※ ログインすれば出願人(サンライズ メモリー コーポレイション)をリストに登録できます。ログインについて
■ 2022年 出願公開件数ランキング 第2007位 11件
(2021年:第7646位 2件)
■ 2022年 特許取得件数ランキング 第2778位 6件
(2021年:第9350位 1件)
(ランキング更新日:2025年5月12日)筆頭出願人である出願のみカウントしています
2011年 2012年 2013年 2014年 2015年 2016年 2017年 2018年 2019年 2020年 2021年 2023年 2024年 2025年
公報番号 | 発明の名称(クリックすると公報を新しいウィンドウで開きます) | 公報発行日 | 備考 |
---|---|---|---|
特開 2022-172352 | 3次元垂直NORフラッシュ薄膜トランジスタストリング | 2022年11月15日 | |
特開 2022-163107 | 3次元垂直NORフラッシュ薄膜トランジスタストリング | 2022年10月25日 | |
特開 2022-123017 | 3次元アレイにおける容量結合型不揮発性薄膜トランジスタストリング | 2022年 8月23日 | |
特開 2022-106934 | 超微細ピッチを有する3次元NOR型メモリアレイ:デバイスと方法 | 2022年 7月20日 | |
特表 2022-532474 | 3次元水平NOR型メモリアレイの製造方法 | 2022年 7月15日 | |
特開 2022-105153 | 積層水平アクティブストリップに配置され、垂直制御ゲートを有するマルチゲートNORフラッシュ薄膜トランジスタストリング | 2022年 7月12日 | |
特表 2022-519537 | 垂直型薄膜トランジスタ、及び、垂直型薄膜トランジスタの、3次元メモリアレイのためのビット線コネクタとしての応用メモリ回路方法 | 2022年 3月24日 | |
特表 2022-519023 | 基板接合を用いた高帯域幅・大容量メモリ組み込み型電子デバイス | 2022年 3月18日 | |
特表 2022-510370 | 多層水平NOR型薄膜メモリストリングの形成方法 | 2022年 1月26日 | |
特表 2022-502850 | 3次元NORメモリ回路の作製における基板接合 | 2022年 1月11日 | |
特表 2022-501820 | 3次元メモリデバイスの複数の水平導体層を電気的に接続するための階段状構造 | 2022年 1月 6日 |
11 件中 1-11 件を表示
※ をクリックすると公報番号が選択状態になります。クリップボードにコピーする際にお使いください。
このページの公報番号をまとめてクリップボードにコピー
2022-172352 2022-163107 2022-123017 2022-106934 2022-532474 2022-105153 2022-519537 2022-519023 2022-510370 2022-502850 2022-501820
※ ログインすれば出願人をリストに登録できます。サンライズ メモリー コーポレイションの知財の動向チェックに便利です。
5月12日(月) -
5月13日(火) - 東京 港区
5月14日(水) - 東京 港区
5月14日(水) -
5月15日(木) - 東京 港区
5月16日(金) - 東京 千代田区
5月16日(金) -
5月16日(金) - 東京 千代田区
5月16日(金) -
5月12日(月) -
5月19日(月) -
5月20日(火) - 東京 品川区
5月20日(火) -
5月21日(水) - 東京 港区
5月21日(水) - 東京 大田区
5月22日(木) - 東京 港区
5月22日(木) -
5月23日(金) - 東京 千代田区
5月23日(金) - 大阪 大阪市
5月19日(月) -