特許ランキング - 出願人詳細情報 -

ザイリンクス　インコーポレイテッド

※ ログインすれば出願人(ザイリンクス　インコーポレイテッド)をリストに登録できます。ログインについて

　■　2017年出願公開件数ランキング　　　第964位　32件（2016年：第1100位　24件）

　■　2017年特許取得件数ランキング　　　第1182位　17件（2016年：第1083位　20件）

（ランキング更新日：2024年11月22日）筆頭出願人である出願のみカウントしています

2011年 2012年 2013年 2014年 2015年 2016年 2018年 2019年 2020年 2021年 2022年 2023年 2024年

ザイリンクス　インコーポレイテッドの商標一覧

公報番号	発明の名称(クリックすると公報を新しいウィンドウで開きます)	公報発行日
特表 2017-539160	バーストモード用の高速ロックＣＤＲ	2017年12月28日
特表 2017-538366	ＭｕＧＦＥＴを含む電圧制御発振器	2017年12月21日
特表 2017-537459	ＩＣでのダイ内トランジスタ特性評価	2017年12月14日
特表 2017-536639	ソースシンクロナスインターフェースから受信する制御デバイスのキャリブレーション	2017年12月 7日
特表 2017-536753	集積回路内の電力を制御するための回路およびその方法	2017年12月 7日
特表 2017-536041	集積回路のための電力管理システム	2017年11月30日
特表 2017-535125	セーフティサブシステムを有するプログラマブルＩＣ	2017年11月24日
特表 2017-532671	マルチプロセッサシステムにおけるメモリの管理	2017年11月 2日
特表 2017-532850	プログラマブル遅延回路ブロック	2017年11月 2日
特表 2017-531881	メモリ制御デバイスにおける出力遅延の動的選択	2017年10月26日
特表 2017-530652	集積回路デバイスにおいて電圧レベルシフトを行うための回路および方法	2017年10月12日
特表 2017-529761	適応型光チャネル補償	2017年10月 5日
特表 2017-528821	プログラマブル論理のためのメモリの仮想化	2017年 9月28日
特表 2017-528838	トランスミッターのレーン間スキュー調整	2017年 9月28日
特表 2017-527903	ヘテロジニアスマルチプロセッサシステムにおけるプロセッサ間割込のためのメカニズム	2017年 9月21日

32 件中 1-15 件を表示

※ をクリックすると公報番号が選択状態になります。クリップボードにコピーする際にお使いください。

このページの公報番号をまとめてクリップボードにコピー

2017-539160 2017-538366 2017-537459 2017-536639 2017-536753 2017-536041 2017-535125 2017-532671 2017-532850 2017-531881 2017-530652 2017-529761 2017-528821 2017-528838 2017-527903

※ ログインすれば出願人をリストに登録できます。ザイリンクス　インコーポレイテッドの知財の動向チェックに便利です。

ログインについて

ランキング一覧に戻る

特許ランキング

2024年特許出願件数	2024年特許取得件数
2023年特許出願件数	2023年特許取得件数
2022年特許出願件数	2022年特許取得件数
2021年特許出願件数	2021年特許取得件数
2020年特許出願件数	2020年特許取得件数
2019年特許出願件数	2019年特許取得件数
2018年特許出願件数	2018年特許取得件数
2016年特許出願件数	2016年特許取得件数
2015年特許出願件数	2015年特許取得件数
2014年特許出願件数	2014年特許取得件数
2013年特許出願件数	2013年特許取得件数
2012年特許出願件数	2012年特許取得件数
2011年特許出願件数	2011年特許取得件数