特許ランキング - 出願人詳細情報 -

ザイリンクス　インコーポレイテッド

※ ログインすれば出願人(ザイリンクス　インコーポレイテッド)をリストに登録できます。ログインについて

　■　2019年出願公開件数ランキング　　　第1102位　25件（2018年：第909位　30件）

　■　2019年特許取得件数ランキング　　　第1060位　18件（2018年：第1149位　17件）

（ランキング更新日：2024年11月25日）筆頭出願人である出願のみカウントしています

2011年 2012年 2013年 2014年 2015年 2016年 2017年 2018年 2020年 2021年 2022年 2023年 2024年

ザイリンクス　インコーポレイテッドの商標一覧

公報番号	発明の名称(クリックすると公報を新しいウィンドウで開きます)	公報発行日
特表 2019-536146	プログラム可能クロックモニタ	2019年12月12日
特表 2019-536321	ＡＤＣベース受信機のための内蔵アイスキャン	2019年12月12日
特表 2019-533912	積層された列状集積回路	2019年11月21日
特表 2019-533252	デバッギングシステム及び方法	2019年11月14日
特表 2019-532521	半導体デバイスのための基板ノイズアイソレーション構造	2019年11月 7日
特表 2019-532549	投票回路および自己修正ラッチ	2019年11月 7日
特表 2019-531535	プログラマブル集積回路上のバイナリニューラルネットワーク	2019年10月31日
特表 2019-527983	電圧モードドライバのインピーダンスおよびスイング制御	2019年10月 3日
特表 2019-527485	不均一ボールパターンパッケージ	2019年 9月26日
特表 2019-525490	スタックド・シリコン・インターコネクト（ＳＳＩ）技術集積化のためのスタンドアロンインターフェイス	2019年 9月 5日
特表 2019-525570	クロック位相生成のための方法および装置	2019年 9月 5日
特表 2019-525662	集積回路におけるシングルバンド送信および受信径路からマルチバンド送信および受信径路への再構成	2019年 9月 5日
特表 2019-522259	４値擬似ランダムバイナリシーケンスの生成および検査	2019年 8月 8日
特表 2019-520751	サンプリング位相検出器を有する位相ロックループ	2019年 7月18日
特表 2019-517081	仮想メモリのメモリプリフェッチ	2019年 6月20日

25 件中 1-15 件を表示

※ をクリックすると公報番号が選択状態になります。クリップボードにコピーする際にお使いください。

このページの公報番号をまとめてクリップボードにコピー

2019-536146 2019-536321 2019-533912 2019-533252 2019-532521 2019-532549 2019-531535 2019-527983 2019-527485 2019-525490 2019-525570 2019-525662 2019-522259 2019-520751 2019-517081

※ ログインすれば出願人をリストに登録できます。ザイリンクス　インコーポレイテッドの知財の動向チェックに便利です。

ログインについて

ランキング一覧に戻る

特許ランキング

2024年特許出願件数	2024年特許取得件数
2023年特許出願件数	2023年特許取得件数
2022年特許出願件数	2022年特許取得件数
2021年特許出願件数	2021年特許取得件数
2020年特許出願件数	2020年特許取得件数
2018年特許出願件数	2018年特許取得件数
2017年特許出願件数	2017年特許取得件数
2016年特許出願件数	2016年特許取得件数
2015年特許出願件数	2015年特許取得件数
2014年特許出願件数	2014年特許取得件数
2013年特許出願件数	2013年特許取得件数
2012年特許出願件数	2012年特許取得件数
2011年特許出願件数	2011年特許取得件数