特許ランキング - 出願人詳細情報 -

ソイテック

※ ログインすれば出願人(ソイテック)をリストに登録できます。ログインについて

　■　2026年出願公開件数ランキング　　　第1556位　11件（2025年：第1548位　14件）

　■　2026年特許取得件数ランキング　　　第2463位　5件（2025年：第3537位　4件）

（ランキング更新日：2026年10月16日）筆頭出願人である出願のみカウントしています

2011年 2012年 2013年 2014年 2015年 2016年 2017年 2018年 2019年 2020年 2021年 2022年 2023年 2024年 2025年

ソイテックの商標一覧

公報番号	発明の名称(クリックすると公報を新しいウィンドウで開きます)	公報発行日
特表 2026-531790	薄膜を支持基板に転写する方法	2026年 9月24日
特開 2026-102979	凝集体を含む界面領域を備えた半導体構造を生成する方法	2026年 6月23日
特表 2026-515548	無線周波数用途用支持基板の製造方法	2026年 5月18日
特表 2026-515084	圧電体オンインシュレータ（ＰＯＩ）基板、及び圧電体オンインシュレータ（ＰＯＩ）基板を製造するためのプロセス	2026年 5月14日
特表 2026-514271	圧電体オンインシュレータ（ＰＯＩ）基板、及び圧電体オンインシュレータ（ＰＯＩ）基板を製造するためのプロセス	2026年 5月 8日
特表 2026-512971	圧電体オンインシュレータ（ＰＯＩ）基板、及び圧電体オンインシュレータ（ＰＯＩ）基板を製造するためのプロセス	2026年 4月22日
特表 2026-512643	高抵抗率半導体スタックおよび関連スタックを生成するための方法	2026年 4月20日
特表 2026-506712	電荷トラップ層を含む担体、そのような担体を含む関連する複合基板、及び関連する製造プロセス	2026年 2月25日
特表 2026-505437	基板に付着された選択的分極を有する強誘電体層を含む集積構造、および製造方法	2026年 2月13日
特表 2026-505206	基板に付着され、その厚さの選択的な分極を有する強誘電体層を含む集積構造、および製造方法	2026年 2月12日
特表 2026-505018	汚染が制限された電荷トラップ層を備えた担体に取り付けられた表面層を含む構造体、及びその製造方法	2026年 2月10日
特表 2026-501372	多孔質シリコン層を含む多層構造を製造するための方法	2026年 1月14日

12 件中 1-12 件を表示

※ をクリックすると公報番号が選択状態になります。クリップボードにコピーする際にお使いください。

このページの公報番号をまとめてクリップボードにコピー

2026-531790 2026-102979 2026-515548 2026-515084 2026-514271 2026-512971 2026-512643 2026-506712 2026-505437 2026-505206 2026-505018 2026-501372

※ ログインすれば出願人をリストに登録できます。の知財の動向チェックに便利です。

ログインについて

ランキング一覧に戻る

特許ランキング

2025年特許出願件数	2025年特許取得件数
2024年特許出願件数	2024年特許取得件数
2023年特許出願件数	2023年特許取得件数
2022年特許出願件数	2022年特許取得件数
2021年特許出願件数	2021年特許取得件数
2020年特許出願件数	2020年特許取得件数
2019年特許出願件数	2019年特許取得件数
2018年特許出願件数	2018年特許取得件数
2017年特許出願件数	2017年特許取得件数
2016年特許出願件数	2016年特許取得件数
2015年特許出願件数	2015年特許取得件数
2014年特許出願件数	2014年特許取得件数
2013年特許出願件数	2013年特許取得件数
2012年特許出願件数	2012年特許取得件数
2011年特許出願件数	2011年特許取得件数